成都·武侯区
职位详情
岗位职责：
1. 负责SoC整体方案的落地执行，完成设计集成、通用模块开发及交付质量的全程把控。
2. 主导SoC各级总线架构设计与协调，推进各子系统及整体SoC的PPA性能优化。
3. 开展芯片性能与功耗的建模分析，实施低功耗设计与优化策略，承担前端全流程设计交付任务。
4. 带领团队完成功能库的设计开发，构建标准化、统一化的前端设计平台体系。
任职要求：
1. 具备从架构规划到最终交付的大型SoC项目完整实践经验。
2. 熟悉复杂SoC芯片的全流程设计方法，拥有成熟的端到端交付能力。
3. 深入理解SoC内部功能模块、控制路径与数据路径，精通主流总线通信协议。
4. 在SoC低功耗设计方面有丰富积累，具备系统的功耗分析与优化能力。
5. 有复杂电源管理、时钟架构、复位逻辑、CRG及DFx方案设计经验者优先考虑。
6. 具备AI-SOC等大规模集成电路成功流片经验者优先录用。
1. 负责SoC整体方案的落地执行，完成设计集成、通用模块开发及交付质量的全程把控。
2. 主导SoC各级总线架构设计与协调，推进各子系统及整体SoC的PPA性能优化。
3. 开展芯片性能与功耗的建模分析，实施低功耗设计与优化策略，承担前端全流程设计交付任务。
4. 带领团队完成功能库的设计开发，构建标准化、统一化的前端设计平台体系。
任职要求：
1. 具备从架构规划到最终交付的大型SoC项目完整实践经验。
2. 熟悉复杂SoC芯片的全流程设计方法，拥有成熟的端到端交付能力。
3. 深入理解SoC内部功能模块、控制路径与数据路径，精通主流总线通信协议。
4. 在SoC低功耗设计方面有丰富积累，具备系统的功耗分析与优化能力。
5. 有复杂电源管理、时钟架构、复位逻辑、CRG及DFx方案设计经验者优先考虑。
6. 具备AI-SOC等大规模集成电路成功流片经验者优先录用。
2026-06-08 13:36
IP属地：四川成都
职位福利
硕士5-10年高速总线协议NOCx86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
智辰半导体（深圳）有限公司
天使轮 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
SoC设计工程师
2-4万元/月
数字前端设计师3-5年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
成都 武侯区
soc设计工程师
2-4万元/月
数字前端设计师3-5年本科1-3年数字前端设计经验5年以上数字前端设计经验SoCRISC-V3-5年数字前端设计经验CPU英文读写能力Verilog/System Verilog有数字前端设计师经验ARMG
成都 武侯区
SoC设计工程师
1.5-2.5万元/月
数字前端设计师1-3年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
成都 武侯区
SOC设计专家
3-6万元/月
数字前端设计师10年以上本科5年以上数字前端设计经验SoCCPU量产经验英文读写能力Verilog/System Verilog成功流片经验有数字前端设计师经验GPU
成都 武侯区
高级数字IC设计工程师
3-6万元/月
数字前端设计师5-10年硕士DSP5年以上数字前端设计经验前端EDA工具交换RISC-VVerilog/System Verilog有数字前端设计师经验ARMIC设计Python
成都 郫都区
收藏职位
