成都·武侯区
职位详情
岗位职责：
1. 承担SoC子系统的设计任务，涵盖MCU子系统、IO子系统、DRAM子系统等模块。
2. 依据架构规划，推进SoC整体方案的落地执行，包括PAD/IO/CRG/DFx等部分的设计实现、SDC约束编写及Lint/DRC检查工作。
3. 参与子系统的综合以及时序收敛工作，并配合完成验证和测试阶段的问题排查与调试。
任职要求：
1. 具备扎实的数字电路设计基础，拥有完整的SoC设计与项目交付经历。
2. 熟悉基于CPU的SoC设计流程；有HAPS\VPS\Palladium等硬件仿真平台使用经验者优先考虑。
3. 精通AMBA总线接口协议的相关规范与应用。
4. 了解SoC低功耗设计策略的制定或落地实施，能够熟练编写UPF文件。
5. 具备良好的电路设计能力，掌握Verilog/SystemVerilog语言，熟悉SDC脚本编写。
6. 熟练操作主流设计工具，如DC/Genus/Spyglass，具备Lint/DRC检查及问题修复的实际经验。
1. 承担SoC子系统的设计任务，涵盖MCU子系统、IO子系统、DRAM子系统等模块。
2. 依据架构规划，推进SoC整体方案的落地执行，包括PAD/IO/CRG/DFx等部分的设计实现、SDC约束编写及Lint/DRC检查工作。
3. 参与子系统的综合以及时序收敛工作，并配合完成验证和测试阶段的问题排查与调试。
任职要求：
1. 具备扎实的数字电路设计基础，拥有完整的SoC设计与项目交付经历。
2. 熟悉基于CPU的SoC设计流程；有HAPS\VPS\Palladium等硬件仿真平台使用经验者优先考虑。
3. 精通AMBA总线接口协议的相关规范与应用。
4. 了解SoC低功耗设计策略的制定或落地实施，能够熟练编写UPF文件。
5. 具备良好的电路设计能力，掌握Verilog/SystemVerilog语言，熟悉SDC脚本编写。
6. 熟练操作主流设计工具，如DC/Genus/Spyglass，具备Lint/DRC检查及问题修复的实际经验。
2026-05-17 13:20
IP属地：四川成都
职位福利
本科3-5年1-3年数字前端设计经验5年以上数字前端设计经验SoCRISC-V3-5年数字前端设计经验CPU英文读写能力Verilog/System Verilog有数字前端设计师经验ARMG
智辰半导体（深圳）有限公司
天使轮 · 100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
SoC设计工程师
2-4万元/月
数字前端设计师3-5年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
成都 武侯区
蒋女士 · 智辰半导体5日内活跃
SoC设计工程师
1.5-2.5万元/月
数字前端设计师1-3年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
成都 武侯区
蒋女士 · 智辰半导体5日内活跃
SOC设计专家
3-6万元/月
数字前端设计师10年以上本科5年以上数字前端设计经验SoCCPU量产经验英文读写能力Verilog/System Verilog成功流片经验有数字前端设计师经验GPU
成都 武侯区
蒋女士 · 智辰半导体5日内活跃
高级芯片系统设计工程师
3-6万元/月
数字前端设计师5-10年硕士高速总线协议NOCx86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
成都 武侯区
蒋女士 · 智辰半导体5日内活跃
高级数字IC设计工程师
3-6万元/月
数字前端设计师5-10年硕士DSP5年以上数字前端设计经验前端EDA工具交换RISC-VVerilog/System Verilog有数字前端设计师经验ARMIC设计Python
成都 郫都区
苟女士 · 成都涌智科技有限公司5日内活跃
收藏职位
