成都·双流区
职位详情
岗位职责：
1. 负责SOC总线系统的需求分析导入、规格制定及总线IP的选型与评估；
2. 负责SOC总线系统的流量评估、性能分析以及架构与微架构的设计工作；
3. 主导总线及相关IP的集成设计端到端交付，涵盖方案设计、代码实现、质量审查及前后端协同支持；
4. 负责总线及相关IP、子系统的PPA（性能、功耗、面积）分析与优化；
5. 完成相关设计文档的撰写与归档；
岗位要求：
1. 计算机、微电子、通信等相关专业本科10年，硕士8年以上工作经验；
2. 熟悉数字芯片设计全流程，掌握数字芯片设计相关专业知识，熟练运用EDA设计验证工具；
3. 熟悉AMBA总线协议；具备5年以上ARM CoreLink互联（CCN/CCI/NIC）总线、Arteris NOC总线集成设计经验或复杂自研总线开发设计经验；
4. 具有通信、AI等领域大规模SOC芯片项目量产经验者优先；具备总线建模分析经验者优先；
1. 负责SOC总线系统的需求分析导入、规格制定及总线IP的选型与评估；
2. 负责SOC总线系统的流量评估、性能分析以及架构与微架构的设计工作；
3. 主导总线及相关IP的集成设计端到端交付，涵盖方案设计、代码实现、质量审查及前后端协同支持；
4. 负责总线及相关IP、子系统的PPA（性能、功耗、面积）分析与优化；
5. 完成相关设计文档的撰写与归档；
岗位要求：
1. 计算机、微电子、通信等相关专业本科10年，硕士8年以上工作经验；
2. 熟悉数字芯片设计全流程，掌握数字芯片设计相关专业知识，熟练运用EDA设计验证工具；
3. 熟悉AMBA总线协议；具备5年以上ARM CoreLink互联（CCN/CCI/NIC）总线、Arteris NOC总线集成设计经验或复杂自研总线开发设计经验；
4. 具有通信、AI等领域大规模SOC芯片项目量产经验者优先；具备总线建模分析经验者优先；
2026-06-26 15:08
IP属地：四川成都
职位福利
本科5-10年高速总线协议5年以上数字前端设计经验SoCRISC-VCPU高速接口Verilog/System Verilog有数字前端设计师经验
白盒子（上海）微电子科技有限公司
未融资 · 100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
SOC芯片设计工程师-处理器（CPU/D
2.5-3.5万元/月
数字前端设计师5-10年本科DSPRISC-VCPU高速接口量产经验英文读写能力Verilog/System Verilog有数字前端设计师经验ASIC高速总线协议VHDL5年以上数字前端设计经验x86
成都 双流区
ic设计工程师（基带）
1.8-2.5万元/月
数字前端设计师3-5年硕士基站基带芯片有数字前端设计师经验ASICSoCCPUGPUDSP成功流片经验量产经验英文读写能力ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogPerl
成都 双流区
SOC芯片设计高级工程师（CRG和集成方向）
2-3.5万元/月
数字前端设计师3-5年硕士CRG有数字前端设计师经验SoCCPUGPUDSP高速接口高速总线协议成功流片经验量产经验ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogVHDLTCLPerl
成都 双流区
SOC芯片设计工程师（处理器CPU/DS
3.5-5万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCRISC-VVerilog/System Verilog有数字前端设计师经验ARM
成都 双流区
SOC芯片设计工程师（总线架构）
3.5-5万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCVerilog/System Verilog总线方向有数字前端设计师经验SOC设计
成都 双流区
IC设计工程师（HAC）
1.5-2万元/月
数字前端设计师经验不限硕士C/C++ASIC高速总线协议VHDL1-3年数字前端设计经验RISC-V1年以内数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARM
成都 双流区
高级芯片系统设计工程师
3-6万元/月
数字前端设计师5-10年硕士高速总线协议NOCx86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
成都 武侯区
收藏职位
