成都·武侯区
职位详情
岗位职责：
1. 负责SoC整体方案的落地执行，完成设计集成、通用模块开发及交付质量的全程把控。
2. 主导SoC各级总线架构的设计协同，推进各子系统与整体SoC的PPA性能优化。
3. 开展芯片性能与功耗的建模分析，主导低功耗设计与优化，承担前端全流程设计交付任务。
4. 带领团队完成功能设计库的构建，推动建立标准化、统一化的前端设计平台。
任职要求：
1. 拥有从架构规划到最终交付的完整大型SoC项目实践经验。
2. 熟悉复杂SoC设计全流程，具备端到端的项目交付能力。
3. 深入理解SoC内部功能模块、控制路径与数据路径结构，精通主流总线通信协议。
4. 具备扎实的低功耗设计背景，熟练进行功耗建模、分析与优化。
5. 有复杂SoC电源管理、时钟树、复位逻辑、CRG及DFx架构设计经验者优先考虑。
6. 具备AI-SOC类大型芯片成功流片经验者优先录用。
1. 负责SoC整体方案的落地执行，完成设计集成、通用模块开发及交付质量的全程把控。
2. 主导SoC各级总线架构的设计协同，推进各子系统与整体SoC的PPA性能优化。
3. 开展芯片性能与功耗的建模分析，主导低功耗设计与优化，承担前端全流程设计交付任务。
4. 带领团队完成功能设计库的构建，推动建立标准化、统一化的前端设计平台。
任职要求：
1. 拥有从架构规划到最终交付的完整大型SoC项目实践经验。
2. 熟悉复杂SoC设计全流程，具备端到端的项目交付能力。
3. 深入理解SoC内部功能模块、控制路径与数据路径结构，精通主流总线通信协议。
4. 具备扎实的低功耗设计背景，熟练进行功耗建模、分析与优化。
5. 有复杂SoC电源管理、时钟树、复位逻辑、CRG及DFx架构设计经验者优先考虑。
6. 具备AI-SOC类大型芯片成功流片经验者优先录用。
2026-05-12 14:28
IP属地：四川成都
职位福利
本科10年以上5年以上数字前端设计经验SoCCPU量产经验英文读写能力Verilog/System Verilog成功流片经验有数字前端设计师经验GPU
智辰半导体（深圳）有限公司
天使轮 · 100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
高级芯片系统设计工程师
3-6万元/月
数字前端设计师5-10年硕士高速总线协议NOCx86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
成都 武侯区
蒋女士 · 智辰半导体5日内活跃
SoC设计工程师
1.5-2.5万元/月
数字前端设计师1-3年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
成都 武侯区
蒋女士 · 智辰半导体5日内活跃
soc设计工程师
2-4万元/月
数字前端设计师3-5年本科1-3年数字前端设计经验5年以上数字前端设计经验SoCRISC-V3-5年数字前端设计经验CPU英文读写能力Verilog/System Verilog有数字前端设计师经验ARMG
成都 武侯区
蒋女士 · 智辰半导体5日内活跃
SoC设计工程师
2-4万元/月
数字前端设计师3-5年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
成都 武侯区
蒋女士 · 智辰半导体5日内活跃
SOC芯片设计工程师-处理器（CPU/D
2.5-3.5万元/月
数字前端设计师5-10年本科DSPRISC-VCPU高速接口量产经验英文读写能力Verilog/System Verilog有数字前端设计师经验ASIC高速总线协议VHDL5年以上数字前端设计经验x86
成都 双流区
张女士 · 白盒子（上海）微电子5日内活跃
收藏职位
