成都·双流区
职位详情
岗位职责：
1.参与SOC芯片的系统架构设计和SPEC制定和需求分解，完成系统时1钟、复位、电源域规划；
2.完成芯片时钟复位、低功耗等方向的方案设计、代码开发及全流程交付；
3.承担部分SOC公共模块、SOC芯片的子系统或TOP层集成设计交付；
4.协同后端团队解决物理实现中的时序、功耗等问题，支撑芯片量产；
任职要求：
5.学历：微电子、电子工程、计算机等专业，硕士5年以上SOC设计经验；
6.核心技能：
(1)精通Verilog/SystemVerilog，熟悉SOC开发全流程；
(2)掌握跨时钟域处理、低功耗设计（UPF流程）；
(3)熟练使用VCS仿真、Verdi调试、SpyGlass Lint/CDC检查等工具；
(4)熟悉Python/Tcl脚本开发，实现自动化设计流程。
(5)具备跨团队（软件/算法/后端）协同开发能力。
(6)至少2个成功流片的SOC项目经历，主导过芯片的时钟复位或低功耗设计；
1.参与SOC芯片的系统架构设计和SPEC制定和需求分解，完成系统时1钟、复位、电源域规划；
2.完成芯片时钟复位、低功耗等方向的方案设计、代码开发及全流程交付；
3.承担部分SOC公共模块、SOC芯片的子系统或TOP层集成设计交付；
4.协同后端团队解决物理实现中的时序、功耗等问题，支撑芯片量产；
任职要求：
5.学历：微电子、电子工程、计算机等专业，硕士5年以上SOC设计经验；
6.核心技能：
(1)精通Verilog/SystemVerilog，熟悉SOC开发全流程；
(2)掌握跨时钟域处理、低功耗设计（UPF流程）；
(3)熟练使用VCS仿真、Verdi调试、SpyGlass Lint/CDC检查等工具；
(4)熟悉Python/Tcl脚本开发，实现自动化设计流程。
(5)具备跨团队（软件/算法/后端）协同开发能力。
(6)至少2个成功流片的SOC项目经历，主导过芯片的时钟复位或低功耗设计；
2026-06-29 13:08
IP属地：陕西
职位福利
硕士3-5年有数字前端设计师经验SoCCPUGPUDSP高速接口高速总线协议成功流片经验量产经验ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogVHDLTCLPerlCRG
白盒子（上海）微电子科技有限公司
未融资 · 100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
SOC芯片设计工程师-处理器（CPU/D
2.5-3.5万元/月
数字前端设计师5-10年本科DSPRISC-VCPU高速接口量产经验英文读写能力Verilog/System Verilog有数字前端设计师经验ASIC高速总线协议VHDL5年以上数字前端设计经验x86
成都 双流区
ic设计工程师（基带）
1.8-2.5万元/月
数字前端设计师3-5年硕士基站基带芯片有数字前端设计师经验ASICSoCCPUGPUDSP成功流片经验量产经验英文读写能力ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogPerl
成都 双流区
SOC芯片设计工程师（处理器CPU/DS
3.5-5万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCRISC-VVerilog/System Verilog有数字前端设计师经验ARM
成都 双流区
SOC芯片设计工程师（总线方向）
2-3万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCRISC-VCPU高速接口Verilog/System Verilog有数字前端设计师经验
成都 双流区
SOC芯片设计工程师（总线架构）
3.5-5万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCVerilog/System Verilog总线方向有数字前端设计师经验SOC设计
成都 双流区
IC设计工程师（HAC）
1.5-2万元/月
数字前端设计师经验不限硕士C/C++ASIC高速总线协议VHDL1-3年数字前端设计经验RISC-V1年以内数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARM
成都 双流区
高级芯片系统设计工程师
3-6万元/月
数字前端设计师5-10年硕士高速总线协议NOCx86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
成都 武侯区
收藏职位
