搜索
登录注册

职位详情

数字前端设计师
岗位职责：
1. 负责SOC处理器及相关IP的需求分析与导入、规格制定、架构及微架构设计、处理器选型与评估等工作；
2. 主导SOC处理器子系统的集成工作，制定相关IP的开发方案，完成代码编写与质量审查；
3. 开展SOC处理器子系统及配套IP在面积、时序和功耗方面的评估与优化；
4. 协同前后端团队推进SOC处理器子系统及相关IP的全流程交付；
5. 完成相关设计文档的撰写与归档；

岗位要求：
1. 计算机、电子、微电子、通信等相关专业本科及以上学历
2. 掌握SOC数字集成电路设计全流程基础知识；熟悉逻辑及时序电路原理与设计方法；熟练掌握verilog语言，具备EDA设计与验证工具使用经验；
3. 熟悉ARMv8/v9指令集架构，或具备RISC-V指令集架构相关知识；有ARM A系列或R系列处理器、主流RISC-V处理器开发或集成经验者优先
4. 具备大规模SOC芯片量产项目经验者优先
5. 有基带或AI SOC项目背景者优先
2026-05-11 15:08
IP属地：四川成都

职位福利

本科5-10年DSPRISC-VCPU高速接口量产经验英文读写能力Verilog/System Verilog有数字前端设计师经验ASIC高速总线协议VHDL5年以上数字前端设计经验x86
企业发布信息图
白盒子（上海）微电子科技有限公司
未融资 · 100-499人

工作地址

鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
下载鱼泡直聘APP

附近适合您的职位

SOC芯片设计工程师（处理器CPU/DS
3.5-5万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCRISC-VVerilog/System Verilog有数字前端设计师经验ARM
成都 双流区
张女士 · 白盒子（上海）微电子5日内活跃
ic设计工程师（基带）
1.8-2.5万元/月
数字前端设计师3-5年硕士基站基带芯片有数字前端设计师经验ASICSoCCPUGPUDSP成功流片经验量产经验英文读写能力ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogPerl
成都 双流区
张女士 · 白盒子（上海）微电子5日内活跃
SOC芯片设计高级工程师（CRG和集成方向）
2-3.5万元/月
数字前端设计师3-5年硕士CRG有数字前端设计师经验SoCCPUGPUDSP高速接口高速总线协议成功流片经验量产经验ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogVHDLTCLPerl
成都 双流区
张女士 · 白盒子（上海）微电子5日内活跃
IC设计工程师（HAC）
1.5-2万元/月
数字前端设计师经验不限硕士C/C++ASIC高速总线协议VHDL1-3年数字前端设计经验RISC-V1年以内数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARM
成都 双流区
张女士 · 白盒子（上海）微电子5日内活跃
SOC芯片设计工程师（总线方向）
2-3万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCRISC-VCPU高速接口Verilog/System Verilog有数字前端设计师经验
成都 双流区
张女士 · 白盒子（上海）微电子5日内活跃
SOC芯片设计工程师（总线架构）
3.5-5万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCVerilog/System Verilog总线方向有数字前端设计师经验SOC设计
成都 双流区
张女士 · 白盒子（上海）微电子5日内活跃
SOC设计工程师（需具备实习经历）
1.5-2万元/月
数字前端设计师经验不限硕士接受无数字前端设计师经验
成都 武侯区
蒋女士 · 智辰半导体5日内活跃
数字IC设计研发工程师
3-6万元/月
数字前端设计师3-5年学历不限rtlverilog芯片设计数字前端设计pt/sta
成都 郫都区
苟女士 · 成都涌智科技有限公司5日内活跃
高级芯片系统设计工程师
3-6万元/月
数字前端设计师5-10年硕士高速总线协议NOCx86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
成都 武侯区
蒋女士 · 智辰半导体5日内活跃
查看更多职位信息
双流区招聘网 > 双流区电子/电气/通信招聘 > 双流区数字前端设计师招聘

收藏职位