成都·双流区
职位详情
岗位职责：
1.负责通信芯片基带处理模块开发，如4G/5G基带符号级和比特级处理的RTL代码编写、仿真与验证，确保模块功能和性能符合设计规范。
任职资格：
1.本科及以上学历，电子信息工程、微电子、集成电路设计、通信工程等相关专业
2.熟悉数字电路设计原理、Verilog/VHDL硬件描述语言，具备独立模块设计能力
3.熟练使用EDA设计工具（如VCS、SPYGLASS、VERDI）进行逻辑设计与仿真
4.了解芯片开发流程（从RTL设计到流片），有通信ASIC/FPGA开发或项目经验者优先。
1.负责通信芯片基带处理模块开发，如4G/5G基带符号级和比特级处理的RTL代码编写、仿真与验证，确保模块功能和性能符合设计规范。
任职资格：
1.本科及以上学历，电子信息工程、微电子、集成电路设计、通信工程等相关专业
2.熟悉数字电路设计原理、Verilog/VHDL硬件描述语言，具备独立模块设计能力
3.熟练使用EDA设计工具（如VCS、SPYGLASS、VERDI）进行逻辑设计与仿真
4.了解芯片开发流程（从RTL设计到流片），有通信ASIC/FPGA开发或项目经验者优先。
2026-06-29 14:54
IP属地：陕西
职位福利
硕士3-5年有数字前端设计师经验ASICSoCCPUGPUDSP成功流片经验量产经验英文读写能力ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogPerl基站基带芯片
白盒子（上海）微电子科技有限公司
未融资 · 100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
SOC芯片设计工程师-处理器（CPU/D
2.5-3.5万元/月
数字前端设计师5-10年本科DSPRISC-VCPU高速接口量产经验英文读写能力Verilog/System Verilog有数字前端设计师经验ASIC高速总线协议VHDL5年以上数字前端设计经验x86
成都 双流区
SOC芯片设计高级工程师（CRG和集成方向）
2-3.5万元/月
数字前端设计师3-5年硕士CRG有数字前端设计师经验SoCCPUGPUDSP高速接口高速总线协议成功流片经验量产经验ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogVHDLTCLPerl
成都 双流区
SOC芯片设计工程师（处理器CPU/DS
3.5-5万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCRISC-VVerilog/System Verilog有数字前端设计师经验ARM
成都 双流区
SOC芯片设计工程师（总线方向）
2-3万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCRISC-VCPU高速接口Verilog/System Verilog有数字前端设计师经验
成都 双流区
SOC芯片设计工程师（总线架构）
3.5-5万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCVerilog/System Verilog总线方向有数字前端设计师经验SOC设计
成都 双流区
IC设计工程师（HAC）
1.5-2万元/月
数字前端设计师经验不限硕士C/C++ASIC高速总线协议VHDL1-3年数字前端设计经验RISC-V1年以内数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARM
成都 双流区
高级芯片系统设计工程师
3-6万元/月
数字前端设计师5-10年硕士高速总线协议NOCx86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
成都 武侯区
收藏职位
