搜索
登录注册

职位详情

岗位职责:
1. 负责子系统或子模块功能的规格制定及微架构设计
2. 完成从微架构设计到RTL代码的逻辑实现工作
3. 协同验证团队推进功能验证,确保功能与性能指标达成
4. 参与所负责模块的可测性设计及量产测试方案的制定
5. 协同后端团队完成模块级别的时序与功耗签核

岗位要求:
1. 具备3年以上IC/Soc设计相关工作经验
2. 熟悉PCIe、CXL、UCIe等高速接口协议及其实际应用场景
3. 掌握AMBA等主流总线协议,具备芯片内部总线互连开发经验
4. 具备片上总线性能与延迟优化的分析能力
5. 有基于实际布局规划进行不同拓扑结构下PPA评估的经验
6. 熟悉静态时序分析(STA)及低功耗设计方法学
2026-05-07 13:35
IP属地:四川成都

职位福利

本科3-5年
企业发布信息图
深圳佰维存储科技股份有限公司
已上市 · 1000-9999人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >
下载鱼泡直聘APP

附近适合您的职位

芯片设计工程师(DDR方向)
3-5.5万元/月
集成电路IC设计3-5年本科FPGA开发
成都 武侯区
高级中级工程师
4.5-7.5万元/月
集成电路IC设计5-10年本科PythonPerl电路设计
成都 武侯区
数字IC设计工程师
1-2万元/月
集成电路IC设计经验不限硕士IC前端设计数字IC设计
成都 武侯区
数字IC设计工程师(成都、薪资10-25
1-1.5万元/月
集成电路IC设计经验不限本科FPGA开发Verilog单片机开发ARM开发
成都 武侯区
BES工程师
3-5万元/月
集成电路IC设计3-5年本科电路设计Perl芯片设计Python
成都 武侯区
射频芯片工程师
8000-13000元/月
集成电路IC设计5-10年本科ADSVHDLVerilogCADCadenceP
成都 武侯区
射频芯片工程师
8000-13000元/月
集成电路IC设计5-10年本科ADSVHDLVerilogCADCadencePython
成都 武侯区
BES工程师(需实习经历)
1.5-1.8万元/月
集成电路IC设计经验不限硕士电路设计VerilogPerlPython
成都 武侯区
ESL建模工程师
5-8万元/月
集成电路IC设计5-10年硕士芯片设计ESL建模
成都 武侯区
二极管芯片设计工程师
8000-13000元/月
集成电路IC设计5-10年本科电路设计信号发生器示波器CAD半导体技术CadencePCB设计芯片设计
成都 武侯区