搜索
登录注册

职位详情

岗位职责:
1、负责从模块级到顶层的综合与形式验证工作;
2、承担低功耗模块的UPF编写及低功耗检查任务;
3、完成SRAM的生成与性能评估;
4、主导Lint/CDC/RDC签核流程与策略的建立,并参与项目交付;
5、负责芯片网表质量审查,SDC编写及其质量管控;
6、开展芯片面积以及时序的分析、优化与收敛工作;
7、制定芯片时序签核标准与判定依据;
8、推动模块或整体芯片在PPA目标上的实现与持续优化,从PPA维度参与架构设计与规划;
9、从时序实现角度支持芯片架构的可落地性评估;
10、负责工艺库文件的维护与管理。

任职条件:
1. 计算机、通信、自动化、微电子、电子工程等相关专业本科及以上学历,具备5年以上SYN/STA相关工作经验;
2. 熟悉综合、形式验证、低功耗检查以及时序签核等关键流程;
3. 掌握主流电路设计结构,了解DFT及低功耗设计架构;
4. 精通SDC脚本编写以及时序分析流程搭建;
5. 熟练使用主流SYN/STA/Formal check/Low power check等工具进行实现与分析;
6. 能够运用Shell、Tcl、Perl、Python等脚本语言开发自动化流程;
7. 具备较强的学习能力,乐于接受挑战,思维清晰,善于规划,工作认真细致,具备良好的逻辑分析能力、团队协作意识、责任心、沟通技巧与职业精神。
2026-08-19 13:51
IP属地:四川成都

职位福利

本科5-10年PythonPerl电路设计
企业发布信息图
智辰半导体(深圳)有限公司
天使轮 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >
下载鱼泡直聘APP

附近适合您的职位

3-6万元/月
集成电路IC设计3-5年本科PythonPerl电路设计芯片设计
成都 武侯区
8000-13000元/月
集成电路IC设计5-10年本科ADSVHDLVerilogCADCadencePython
成都 武侯区
3-5.5万元/月
集成电路IC设计3-5年本科
成都 武侯区
8000-13000元/月
集成电路IC设计5-10年本科ADSVHDLVerilogCADCadenceP
成都 武侯区
5-8万元/月
集成电路IC设计5-10年硕士芯片设计ESL建模
成都 武侯区
1-1.5万元/月
集成电路IC设计经验不限本科FPGA开发Verilog单片机开发ARM开发芯片设计
成都 武侯区
2.5-5万元/月
集成电路IC设计3-5年本科芯片设计
成都 武侯区
8000-13000元/月
集成电路IC设计5-10年本科电路设计信号发生器示波器CAD半导体技术Caden
成都 武侯区
1.5-1.8万元/月
集成电路IC设计经验不限硕士电路设计VerilogPerlPython
成都 武侯区
1.5-1.8万元/月
集成电路IC设计经验不限硕士电路设计FPGA开发半导体技术CadencePerlPCB设计芯片设计Python
成都 武侯区