浦东新区
职位详情
岗位职责：
1. 负责CBB/Memory的生成与日常维护工作，
2. 开展vcs/verdi/lint/cdc/dft/check流程的脚本设计及持续优化。
3. 掌握python、tcl、shell等常用脚本编程语言。
任职要求：
1. 具备硕士研究生学历，专业方向为计算机、微电子、集成电路、人工智能等相关领域。
2. 具有扎实的数字电路基础知识，熟悉Verilog/SystemVerilog语言的使用。
1. 负责CBB/Memory的生成与日常维护工作，
2. 开展vcs/verdi/lint/cdc/dft/check流程的脚本设计及持续优化。
3. 掌握python、tcl、shell等常用脚本编程语言。
任职要求：
1. 具备硕士研究生学历，专业方向为计算机、微电子、集成电路、人工智能等相关领域。
2. 具有扎实的数字电路基础知识，熟悉Verilog/SystemVerilog语言的使用。
2026-06-29 14:49
IP属地：上海
职位福利
硕士经验不限接受无数字前端设计师经验
智辰半导体（深圳）有限公司
天使轮 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
高级芯片系统设计工程师
3-6万元/月
数字前端设计师5-10年硕士高速总线协议x86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
上海 浦东新区
SoC设计工程师
1.5-2.5万元/月
数字前端设计师1-3年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
上海 浦东新区
asic设计工程师
2-4万元/月
数字前端设计师3-5年本科ASIC5年以上数字前端设计经验前端EDA工具SoCIP3-5年数字前端设计经验高速接口CPUVerilog/System VerilogPCIERTL有数字前端设计师经验
上海 浦东新区
asic设计工程师
2.5-5万元/月
数字前端设计师5-10年本科ASIC5年以上数字前端设计经验前端EDA工具SoCIP3-5年数字前端设计经验高速接口CPUVerilog/System VerilogPCIERTL有数字前端设计师经验
上海 浦东新区
SOC设计工程师（上海/南京可选办公）
2.5-4万元/月
数字前端设计师3-5年本科DSPSoCRISC-VCPU英文读写能力量产经验Verilog/System Verilog有数字前端设计师经验ASIC高速总线协议VHDLShell5年以上数字前端设计经验
上海 浦东新区
SoC设计工程师
2-4万元/月
数字前端设计师3-5年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
上海 浦东新区
数字IP设计工程师
2.5-4万元/月
数字前端设计师3-5年本科DDRSERDESVerilog3-5年数字前端设计经验高速接口Verilog/System Verilogpcie有数字前端设计师经验
上海 浦东新区
数字IP设计工程师
2.5-4万元/月
数字前端设计师3-5年本科SERDES3-5年数字前端设计经验高速接口Verilog/System Verilog有数字前端设计师经验
上海 浦东新区
收藏职位
