浦东新区
职位详情
岗位职责：
1. 负责SoC子系统的设计工作，涵盖MCU子系统、IO子系统、DRAM子系统等模块。
2. 依据架构方案，推进SoC整体设计的落地执行，包括PAD/IO/CRG/DFx等方案的设计实现、SDC约束编写及Lint/DRC检查等相关任务。
3. 参与子系统的综合以及时序收敛工作，并配合完成验证与测试阶段的调试与问题排查。
任职要求：
1. 具备扎实的数字电路设计基础，拥有完整的SoC设计与项目交付实践经验。
2. 熟悉基于CPU的SoC设计流程，具备相关项目经验。
3. 熟练掌握AMBA总线接口协议及其应用场景。
4. 熟悉SoC低功耗设计策略的制定或实施过程，能够独立完成UPF文件编写。
5. 具备良好的电路设计能力，熟练运用Verilog/SystemVerilog语言，了解SDC脚本编写规范。
6. 熟悉主流设计工具的使用，如DC/Genus/Spyglass，具备Lint/DRC检查及问题修复的实际经验。
1. 负责SoC子系统的设计工作，涵盖MCU子系统、IO子系统、DRAM子系统等模块。
2. 依据架构方案，推进SoC整体设计的落地执行，包括PAD/IO/CRG/DFx等方案的设计实现、SDC约束编写及Lint/DRC检查等相关任务。
3. 参与子系统的综合以及时序收敛工作，并配合完成验证与测试阶段的调试与问题排查。
任职要求：
1. 具备扎实的数字电路设计基础，拥有完整的SoC设计与项目交付实践经验。
2. 熟悉基于CPU的SoC设计流程，具备相关项目经验。
3. 熟练掌握AMBA总线接口协议及其应用场景。
4. 熟悉SoC低功耗设计策略的制定或实施过程，能够独立完成UPF文件编写。
5. 具备良好的电路设计能力，熟练运用Verilog/SystemVerilog语言，了解SDC脚本编写规范。
6. 熟悉主流设计工具的使用，如DC/Genus/Spyglass，具备Lint/DRC检查及问题修复的实际经验。
2026-05-14 12:46
IP属地：上海
职位福利
硕士1-3年高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
智辰半导体（深圳）有限公司
天使轮 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
SoC设计工程师
2-4万元/月
数字前端设计师3-5年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
上海 浦东新区
蒋女士 · 智辰半导体5日内活跃
数字IP设计工程师
2.5-4万元/月
数字前端设计师3-5年本科DDRSERDESVerilog3-5年数字前端设计经验高速接口Verilog/System Verilogpcie有数字前端设计师经验
上海 浦东新区
邵女士 · 异格技术5日内活跃
SOC设计工程师（上海/南京可选办公）
2.5-4万元/月
数字前端设计师3-5年本科DSPSoCRISC-VCPU英文读写能力量产经验Verilog/System Verilog有数字前端设计师经验ASIC高速总线协议VHDLShell5年以上数字前端设计经验
上海 浦东新区
陈女士 · 上海九天芯微科技5日内活跃
数字IP设计工程师
2.5-4万元/月
数字前端设计师3-5年本科SERDES3-5年数字前端设计经验高速接口Verilog/System Verilog有数字前端设计师经验
上海 浦东新区
邵女士 · 异格技术5日内活跃
高级芯片系统设计工程师
3-6万元/月
数字前端设计师5-10年硕士高速总线协议x86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
上海 浦东新区
蒋女士 · 智辰半导体5日内活跃
asic设计工程师
2-4万元/月
数字前端设计师3-5年本科ASIC5年以上数字前端设计经验前端EDA工具SoCIP3-5年数字前端设计经验高速接口CPUVerilog/System VerilogPCIERTL有数字前端设计师经验
上海 浦东新区
肖女士 · 启芯领航5日内活跃
收藏职位
