浦东新区
职位详情
岗位职责：
1. 负责SoC整体方案的落地执行，完成设计集成、通用模块开发及交付质量的全流程管控。
2. 主导SoC各级总线架构的设计协调，推进各子系统与整体SoC在PPA方面的持续优化。
3. 承担芯片性能与功耗的建模分析、设计方案制定，推动低功耗实现与前端设计完整交付。
4. 带领团队成员开展设计功能库的构建，统筹搭建标准化设计平台相关工作。
任职要求：
1. 具备从架构规划到最终交付的大型SoC项目全流程实践经验。
2. 熟悉复杂SoC设计流程，拥有完整的端到端SOC设计交付能力。
3. 深入理解SoC内部功能模块、控制路径与数据路径，精通主流总线协议规范。
4. 在SoC低功耗设计领域有丰富积累，具备扎实的功耗分析与优化能力。
5. 具备复杂SoC电源、时钟、复位架构以及CRG/DFx等专项方案设计经验者优先考虑。
6. 有AI-SOC类型大规格芯片成功流片经验者优先录用。
1. 负责SoC整体方案的落地执行，完成设计集成、通用模块开发及交付质量的全流程管控。
2. 主导SoC各级总线架构的设计协调，推进各子系统与整体SoC在PPA方面的持续优化。
3. 承担芯片性能与功耗的建模分析、设计方案制定，推动低功耗实现与前端设计完整交付。
4. 带领团队成员开展设计功能库的构建，统筹搭建标准化设计平台相关工作。
任职要求：
1. 具备从架构规划到最终交付的大型SoC项目全流程实践经验。
2. 熟悉复杂SoC设计流程，拥有完整的端到端SOC设计交付能力。
3. 深入理解SoC内部功能模块、控制路径与数据路径，精通主流总线协议规范。
4. 在SoC低功耗设计领域有丰富积累，具备扎实的功耗分析与优化能力。
5. 具备复杂SoC电源、时钟、复位架构以及CRG/DFx等专项方案设计经验者优先考虑。
6. 有AI-SOC类型大规格芯片成功流片经验者优先录用。
2026-06-28 13:48
IP属地：上海
职位福利
硕士5-10年高速总线协议x86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
智辰半导体（深圳）有限公司
天使轮 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
数字IP设计工程师
2.5-4万元/月
数字前端设计师3-5年本科SERDES3-5年数字前端设计经验高速接口Verilog/System Verilog有数字前端设计师经验
上海 浦东新区
SoC设计工程师
1.5-2.5万元/月
数字前端设计师1-3年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
上海 浦东新区
asic设计工程师
2-4万元/月
数字前端设计师3-5年本科ASIC5年以上数字前端设计经验前端EDA工具SoCIP3-5年数字前端设计经验高速接口CPUVerilog/System VerilogPCIERTL有数字前端设计师经验
上海 浦东新区
asic设计工程师
2.5-5万元/月
数字前端设计师5-10年本科ASIC5年以上数字前端设计经验前端EDA工具SoCIP3-5年数字前端设计经验高速接口CPUVerilog/System VerilogPCIERTL有数字前端设计师经验
上海 浦东新区
SoC设计工程师
2-4万元/月
数字前端设计师3-5年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
上海 浦东新区
收藏职位
