搜索
登录注册

职位详情

工作职责:
1.负责数字芯片模块的规格制定及设计文档编写;
2.承担模块级RTL代码实现,参与FPGA原型验证;
3.负责SOC层级的整合与对接;
4.协同验证团队完成验证方案的制定、评审与优化,开展功能调试,推进测试覆盖率分析并实现验证闭环;
与物理设计团队协作,确保时序收敛,保障设计整体质量;
5.参与性能、功耗及面积的评估与优化工作

任职要求:
1.计算机或电子相关专业24届或25届应届毕业生,本科及以上学历;
2.熟练掌握Verilog与SystemVerilog,熟悉数字逻辑设计全流程;
3.具备以下经验者优先:
(1)具备实际调试经历
(2)了解clock/reset/power架构设计,有SoC项目经验
(3)熟悉I2C/UART/SPI/AMBA等常用接口协议
(4)有CPU系统集成或使用经验,如ARMCortexCPU、RiscV架构
2026-10-02 13:39
IP属地:四川成都

职位福利

本科经验不限FPGA开发Verilog单片机开发ARM开发
企业发布信息图
珠海创飞芯科技有限公司
A轮 · 20-99人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >
下载鱼泡直聘APP

附近适合您的职位

2.5-5万/月
集成电路IC设计3-5年本科芯片设计
成都 武侯区
3-6万/月
集成电路IC设计3-5年本科PythonPerl电路设计芯片设计
成都 武侯区
1.5-1.8万/月
集成电路IC设计经验不限硕士电路设计VerilogPerlPython
成都 武侯区
5-8万/月
集成电路IC设计5-10年硕士芯片设计ESL建模
成都 武侯区
3-5.5万/月
集成电路IC设计3-5年本科
成都 武侯区
4.5-7.5万/月
集成电路IC设计5-10年本科PythonPerl电路设计
成都 武侯区
1.5-1.8万/月
集成电路IC设计经验不限硕士电路设计FPGA开发半导体技术CadencePerlPCB设计芯片设计Python
成都 武侯区
8千-1.3万/月
集成电路IC设计5-10年本科ADSVHDLVerilogCADCadenceP
成都 武侯区
8千-1.3万/月
集成电路IC设计5-10年本科ADSVHDLVerilogCADCadencePython
成都 武侯区
8千-1.3万/月
集成电路IC设计5-10年本科电路设计信号发生器示波器CAD半导体技术Caden
成都 武侯区