徐汇区
职位详情
职位概述
我们正在寻找一位资深处理器架构师，专注于面向特定领域（如 AI、通信处理、网络处理等）的定制化处理器架构设计。您将全面主导从需求分析到微架构落地的完整流程，致力于打造高性能、高能效的领域专用计算架构，推动硬件与算法深度融合与协同创新。
核心职责
1. DSA 架构设计与研究
深入剖析目标应用场景（如 5G 基带、AI 推理、网络处理等）的计算模式，明确处理器架构关键指标，涵盖指令集结构、存储层级、并行计算单元等核心组件。
主导领域专用指令集扩展（ISA Extension）或异构计算单元（如 VLIW / 向量架构）的设计与实现。
2. 架构级性能与能效调优
基于 Gem5/LLVM 等工具搭建架构仿真环境，开展系统性性能建模与评估，持续优化数据通路、流水线结构及内存子系统的带宽利用效率。
3. RTL 实现阶段协同
主导或协助 RTL 团队完成核心模块（如专用加速单元、NoC 互连结构）的实现，确保设计方案满足时序、面积等物理约束。
配合验证团队制定完整的验证方案，覆盖典型应用负载（如 CNN 模型、数字信号处理流程）的功能与性能验证。
4. 跨职能团队协作
与算法团队深度对接，实现领域算法（如 CNN/Transformer、FFT/LDPC 编解码）在硬件架构上的高效部署。
支持编译器团队完成领域相关优化，包括自动向量化、指令调度策略设计等工作。
任职要求
必需条件
1. 学历背景：硕士或博士学历，计算机体系结构、电子工程、微电子等相关专业；具备 5 年以上处理器设计实践经验。
2. 专业认知：掌握 DSA 设计核心方法论，了解 Google TPU、NVIDIA Tensor Core、Intel AVX 等典型架构；精通计算机体系结构知识体系，包含多核/众核架构、SIMD/VLIW 执行模型、内存一致性机制等。
3. 技术能力：熟练运用 C/C++/Python 进行架构级建模，掌握 Verilog/SystemVerilog 或 Chisel 语言；熟悉主流 EDA 工具链（VCS/DC/Formality）及性能分析工具（Perf/VTune）。
优先条件
① 具备 AI 加速器（NPU/TPU）、RISC-V 处理器或 DSP 芯片设计经验者优先；
有参与 RISC-V DSA 扩展（如 HPC/Vector/AI 相关扩展）或开源 DSA 项目（如 OpenTitan）经历者优先。
② 使用过 Synopsys ASIP 工具，熟悉 nML 语言进行架构描述者优先；
了解领域专用语言（DSL）如 MLIR 者优先。
我们正在寻找一位资深处理器架构师，专注于面向特定领域（如 AI、通信处理、网络处理等）的定制化处理器架构设计。您将全面主导从需求分析到微架构落地的完整流程，致力于打造高性能、高能效的领域专用计算架构，推动硬件与算法深度融合与协同创新。
核心职责
1. DSA 架构设计与研究
深入剖析目标应用场景（如 5G 基带、AI 推理、网络处理等）的计算模式，明确处理器架构关键指标，涵盖指令集结构、存储层级、并行计算单元等核心组件。
主导领域专用指令集扩展（ISA Extension）或异构计算单元（如 VLIW / 向量架构）的设计与实现。
2. 架构级性能与能效调优
基于 Gem5/LLVM 等工具搭建架构仿真环境，开展系统性性能建模与评估，持续优化数据通路、流水线结构及内存子系统的带宽利用效率。
3. RTL 实现阶段协同
主导或协助 RTL 团队完成核心模块（如专用加速单元、NoC 互连结构）的实现，确保设计方案满足时序、面积等物理约束。
配合验证团队制定完整的验证方案，覆盖典型应用负载（如 CNN 模型、数字信号处理流程）的功能与性能验证。
4. 跨职能团队协作
与算法团队深度对接，实现领域算法（如 CNN/Transformer、FFT/LDPC 编解码）在硬件架构上的高效部署。
支持编译器团队完成领域相关优化，包括自动向量化、指令调度策略设计等工作。
任职要求
必需条件
1. 学历背景：硕士或博士学历，计算机体系结构、电子工程、微电子等相关专业；具备 5 年以上处理器设计实践经验。
2. 专业认知：掌握 DSA 设计核心方法论，了解 Google TPU、NVIDIA Tensor Core、Intel AVX 等典型架构；精通计算机体系结构知识体系，包含多核/众核架构、SIMD/VLIW 执行模型、内存一致性机制等。
3. 技术能力：熟练运用 C/C++/Python 进行架构级建模，掌握 Verilog/SystemVerilog 或 Chisel 语言；熟悉主流 EDA 工具链（VCS/DC/Formality）及性能分析工具（Perf/VTune）。
优先条件
① 具备 AI 加速器（NPU/TPU）、RISC-V 处理器或 DSP 芯片设计经验者优先；
有参与 RISC-V DSA 扩展（如 HPC/Vector/AI 相关扩展）或开源 DSA 项目（如 OpenTitan）经历者优先。
② 使用过 Synopsys ASIP 工具，熟悉 nML 语言进行架构描述者优先；
了解领域专用语言（DSL）如 MLIR 者优先。
2026-05-12 13:48
IP属地：上海
职位福利
博士5-10年DSPSoCRISC-V量产经验Verilog/System Verilog有数字前端设计师经验GPU高速总线协议NPU5年以上数字前端设计经验TPU成功流片经验ARM
白盒子（上海）微电子科技有限公司
未融资 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
数字电路设计工程师
3-6万元/月
数字前端设计师3-5年硕士ASICSoCx86RISC-V3-5年数字前端设计经验CPU高速接口Verilog/System Verilog成功流片经验有数字前端设计师经验ARMGPU
上海 徐汇区
唐女士 · 翼华科技5日内活跃
ic设计工程师（基带）
1.8-3万元/月
数字前端设计师3-5年硕士基站基带芯片有数字前端设计师经验ASICSoCCPUGPUDSP成功流片经验量产经验英文读写能力ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogPerl
上海 徐汇区 肇嘉浜路
张女士 · 白盒子（上海）微电子5日内活跃
SOC设计工程师
3-6万元/月
数字前端设计师3-5年硕士ASIC高速总线协议5年以上数字前端设计经验SoCx86RISC-V3-5年数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARM
上海 徐汇区
唐女士 · 翼华科技5日内活跃
数字电路设计工程师
3-6万元/月
数字前端设计师3-5年硕士ASICSoCx86RISC-V3-5年数字前端设计经验CPU高速接口Verilog/System Verilog成功流片经验有数字前端设计师经验ARMGPU
上海 徐汇区
唐女士 · 翼华科技5日内活跃
SoC设计工程师
2-4万元/月
数字前端设计师3-5年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
上海 浦东新区
蒋女士 · 智辰半导体5日内活跃
数字IP设计工程师
2.5-4万元/月
数字前端设计师3-5年本科DDRSERDESVerilog3-5年数字前端设计经验高速接口Verilog/System Verilogpcie有数字前端设计师经验
上海 浦东新区
邵女士 · 异格技术5日内活跃
SOC设计工程师（上海/南京可选办公）
2.5-4万元/月
数字前端设计师3-5年本科DSPSoCRISC-VCPU英文读写能力量产经验Verilog/System Verilog有数字前端设计师经验ASIC高速总线协议VHDLShell5年以上数字前端设计经验
上海 浦东新区
陈女士 · 上海九天芯微科技5日内活跃
数字IP设计工程师
2.5-4万元/月
数字前端设计师3-5年本科SERDES3-5年数字前端设计经验高速接口Verilog/System Verilog有数字前端设计师经验
上海 浦东新区
邵女士 · 异格技术5日内活跃
收藏职位
