闵行区
职位详情
工作地点：成都、杭州任选
岗位职责
1. 负责子系统或子模块功能的规格制定及微架构设计
2. 完成从微架构到RTL的逻辑编码与实现
3. 协同验证团队推进功能验证，确保功能与性能指标达成
4. 参与所辖模块的可测性设计及量产测试策略的制定与实施
5. 与后端团队协作，完成模块级别的时序与功耗签核
任职要求
1. 具备3年以上IC/Soc设计相关工作经验
2. 掌握PCIe、CXL、UCIe等高速接口协议及其实际应用场景
3. 熟悉AMBA等主流总线协议，具备芯片内部总线互连开发经验
4. 拥有片上总线性能与延迟优化的分析与调优经验
5. 具备基于实际布局规划进行不同拓扑结构下的PPA评估能力
6. 熟悉静态时序分析（STA）及低功耗设计方法学
岗位职责
1. 负责子系统或子模块功能的规格制定及微架构设计
2. 完成从微架构到RTL的逻辑编码与实现
3. 协同验证团队推进功能验证，确保功能与性能指标达成
4. 参与所辖模块的可测性设计及量产测试策略的制定与实施
5. 与后端团队协作，完成模块级别的时序与功耗签核
任职要求
1. 具备3年以上IC/Soc设计相关工作经验
2. 掌握PCIe、CXL、UCIe等高速接口协议及其实际应用场景
3. 熟悉AMBA等主流总线协议，具备芯片内部总线互连开发经验
4. 拥有片上总线性能与延迟优化的分析与调优经验
5. 具备基于实际布局规划进行不同拓扑结构下的PPA评估能力
6. 熟悉静态时序分析（STA）及低功耗设计方法学
2026-06-24 13:43
IP属地：上海
职位福利
本科3-5年设计SoC3-5年数字前端设计经验有数字前端设计师经验ARM
深圳佰维存储科技股份有限公司
已上市 · 1000-9999人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
芯片架构师（微处理器/神经网络处理器）
4-7万元/月
数字前端设计师架构师5-10年博士DSPSoCRISC-V量产经验Verilog/System Verilog有数字前端设计师经验GPU高速总线协议NPU5年以上数字前端设计经验TPU成功流片经验ARM
上海 徐汇区
SOC设计工程师
3-6万元/月
数字前端设计师3-5年硕士ASIC高速总线协议5年以上数字前端设计经验SoCx86RISC-V3-5年数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARM
上海 徐汇区
数字电路设计工程师
3-6万元/月
数字前端设计师3-5年硕士ASICSoCx86RISC-V3-5年数字前端设计经验CPU高速接口Verilog/System Verilog成功流片经验有数字前端设计师经验ARMGPU
上海 徐汇区
SoC设计工程师
2-4万元/月
数字前端设计师3-5年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
上海 浦东新区
数字IP设计工程师
2.5-4万元/月
数字前端设计师3-5年本科DDRSERDESVerilog3-5年数字前端设计经验高速接口Verilog/System Verilogpcie有数字前端设计师经验
上海 浦东新区
SOC设计工程师（上海/南京可选办公）
2.5-4万元/月
数字前端设计师3-5年本科DSPSoCRISC-VCPU英文读写能力量产经验Verilog/System Verilog有数字前端设计师经验ASIC高速总线协议VHDLShell5年以上数字前端设计经验
上海 浦东新区
数字电路设计工程师
3-6万元/月
数字前端设计师3-5年硕士ASICSoCx86RISC-V3-5年数字前端设计经验CPU高速接口Verilog/System Verilog成功流片经验有数字前端设计师经验ARMGPU
上海 徐汇区
收藏职位
