徐汇区
职位详情
本职位可base北京、上海
工作内容
1. 负责网络相关IP的PPA分析，提升其性能、功耗、面积表现；
2. 承担网络相关子系统及子模块的设计任务，依据设计需求制定设计spec，完成RTL编写与初步验证，推进逻辑综合与功耗评估，并配合验证团队定位并解决设计问题；
3. 负责网络IP的逻辑综合、时序收敛与功耗分析，协同后端团队完成前后端交互与对接；
4. 协助软件团队开发，提供必要的技术支持与方案支撑。
任职要求
1. 计算机、电子工程、微电子等相关专业背景；
2. 掌握数字电路设计原理与计算机体系结构知识；
3. 具备独立分析和解决问题的能力，具备良好的沟通协作意识与职业责任感。
加分项
1. 深入理解计算机体系结构；
2. 了解网络虚拟化技术；
3. 熟悉计算机网络基础、TCP/IP、RDMA、VxLan等协议者优先考虑；
4. 具备VirtIO、NVMeof、PCIe协议相关设计经验者优先录用。
工作内容
1. 负责网络相关IP的PPA分析，提升其性能、功耗、面积表现；
2. 承担网络相关子系统及子模块的设计任务，依据设计需求制定设计spec，完成RTL编写与初步验证，推进逻辑综合与功耗评估，并配合验证团队定位并解决设计问题；
3. 负责网络IP的逻辑综合、时序收敛与功耗分析，协同后端团队完成前后端交互与对接；
4. 协助软件团队开发，提供必要的技术支持与方案支撑。
任职要求
1. 计算机、电子工程、微电子等相关专业背景；
2. 掌握数字电路设计原理与计算机体系结构知识；
3. 具备独立分析和解决问题的能力，具备良好的沟通协作意识与职业责任感。
加分项
1. 深入理解计算机体系结构；
2. 了解网络虚拟化技术；
3. 熟悉计算机网络基础、TCP/IP、RDMA、VxLan等协议者优先考虑；
4. 具备VirtIO、NVMeof、PCIe协议相关设计经验者优先录用。
2026-08-22 14:08
IP属地：上海
职位福利
硕士3-5年ASICSoCx86RISC-V3-5年数字前端设计经验CPU高速接口Verilog/System Verilog成功流片经验有数字前端设计师经验ARMGPU
翼华科技(北京)有限公司
A轮 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
4-7万元/月
数字前端设计师架构师5-10年博士DSPSoCRISC-V量产经验Verilog/System Verilog有数字前端设计师经验GPU高速总线协议NPU5年以上数字前端设计经验TPU成功流片经验ARM
上海 徐汇区
张女士 · 白盒子（上海）微电子今日活跃
3-6万元/月
数字前端设计师3-5年硕士ASIC高速总线协议5年以上数字前端设计经验SoCx86RISC-V3-5年数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARM
上海 徐汇区
3-6万元/月
数字前端设计师3-5年硕士ASICSoCx86RISC-V3-5年数字前端设计经验CPU高速接口Verilog/System Verilog成功流片经验有数字前端设计师经验ARMGPU
上海 徐汇区
1.8-3万元/月
数字前端设计师3-5年硕士基站基带芯片有数字前端设计师经验ASICSoCCPUGPUDSP成功流片经验量产经验英文读写能力ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogPerl
上海 徐汇区 肇嘉浜路
张女士 · 白盒子（上海）微电子今日活跃
3-6万元/月
数字前端设计师5-10年硕士高速总线协议x86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
上海 浦东新区
2-4万元/月
数字前端设计师3-5年本科ASIC5年以上数字前端设计经验前端EDA工具SoCIP3-5年数字前端设计经验高速接口CPUVerilog/System VerilogPCIERTL有数字前端设计师经验
上海 浦东新区
收藏职位
