成都·郫都区
职位详情
【岗位职责】：
1、承担芯片架构及子系统的设计、分析与功能规格制定工作；
2、承担相关模块的RTL编码及子系统整合任务；
3、配合各协作团队推进IP/子系统的PPA性能调优；
4、支持中后端设计团队完成IP/子系统的物理实现环节；
5、协同编译器、固件、算子等软件方向开展开发与优化工作；
6、参与芯片回片后的测试验证、性能与功耗优化等相关工作；
7、完成上级安排的其他工作任务。
【任职要求】：
1、计算机、电子、通信等相关专业，本科及以上学历；
2、具备1-3年及以上IC/Soc/NPU设计经验，具有多次成功流片经历者优先；
3、熟悉RISC-V或ARM架构处理器结构，有GPU或NPU类专用并行计算架构经验者更佳；
4、熟练掌握Verilog、SystemVerilog语言，了解SoC架构及时钟、功耗设计方法，具备PPA优化实践经历；
5、熟悉主流总线协议（AMBA/SPI/UART/DMA），了解高性能计算架构（SIMT/Vector/SIMD/DSP）者优先考虑；
6、具备较强的逻辑分析能力，良好的沟通表达及团队协作意识；
7、工作认真负责，积极主动，踏实肯干，富有责任心与服务意识。
【薪酬福利】：
薪资open+五险一金+带薪年假+员工体检+生日补贴+过节礼品+补助+团建聚餐+下午茶等。
【氛围融洽】：
团队年轻化，管理开明，学习氛围浓厚，成长空间广阔。
1、承担芯片架构及子系统的设计、分析与功能规格制定工作；
2、承担相关模块的RTL编码及子系统整合任务；
3、配合各协作团队推进IP/子系统的PPA性能调优；
4、支持中后端设计团队完成IP/子系统的物理实现环节；
5、协同编译器、固件、算子等软件方向开展开发与优化工作；
6、参与芯片回片后的测试验证、性能与功耗优化等相关工作；
7、完成上级安排的其他工作任务。
【任职要求】：
1、计算机、电子、通信等相关专业，本科及以上学历；
2、具备1-3年及以上IC/Soc/NPU设计经验，具有多次成功流片经历者优先；
3、熟悉RISC-V或ARM架构处理器结构，有GPU或NPU类专用并行计算架构经验者更佳；
4、熟练掌握Verilog、SystemVerilog语言，了解SoC架构及时钟、功耗设计方法，具备PPA优化实践经历；
5、熟悉主流总线协议（AMBA/SPI/UART/DMA），了解高性能计算架构（SIMT/Vector/SIMD/DSP）者优先考虑；
6、具备较强的逻辑分析能力，良好的沟通表达及团队协作意识；
7、工作认真负责，积极主动，踏实肯干，富有责任心与服务意识。
【薪酬福利】：
薪资open+五险一金+带薪年假+员工体检+生日补贴+过节礼品+补助+团建聚餐+下午茶等。
【氛围融洽】：
团队年轻化，管理开明，学习氛围浓厚，成长空间广阔。
2026-05-12 12:42
IP属地：四川成都
职位福利
本科1-3年数模混合芯片ASIC高速总线协议1-3年数字前端设计经验RISC-VVerilog/System Verilog成功流片经验有数字前端设计师经验MCU
智源匠芯科技（成都）有限公司
天使轮 · 20-99人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
高级数字IC设计工程师
3-6万元/月
数字前端设计师5-10年硕士DSP5年以上数字前端设计经验前端EDA工具交换RISC-VVerilog/System Verilog有数字前端设计师经验ARMIC设计Python
成都 郫都区
苟女士 · 成都涌智科技有限公司5日内活跃
SOC芯片设计工程师（处理器CPU/DS
3.5-5万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCRISC-VVerilog/System Verilog有数字前端设计师经验ARM
成都 双流区
张女士 · 白盒子（上海）微电子5日内活跃
ic设计工程师（基带）
1.8-2.5万元/月
数字前端设计师3-5年硕士基站基带芯片有数字前端设计师经验ASICSoCCPUGPUDSP成功流片经验量产经验英文读写能力ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogPerl
成都 双流区
张女士 · 白盒子（上海）微电子5日内活跃
SOC芯片设计高级工程师（CRG和集成方向）
2-3.5万元/月
数字前端设计师3-5年硕士CRG有数字前端设计师经验SoCCPUGPUDSP高速接口高速总线协议成功流片经验量产经验ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogVHDLTCLPerl
成都 双流区
张女士 · 白盒子（上海）微电子5日内活跃
高级芯片系统设计工程师
3-6万元/月
数字前端设计师5-10年硕士高速总线协议NOCx86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
成都 武侯区
蒋女士 · 智辰半导体5日内活跃
IC设计工程师（HAC）
1.5-2万元/月
数字前端设计师经验不限硕士C/C++ASIC高速总线协议VHDL1-3年数字前端设计经验RISC-V1年以内数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARM
成都 双流区
张女士 · 白盒子（上海）微电子5日内活跃
收藏职位
