成都·郫都区
职位详情
岗位职责：
负责协议/算法相关模块的方案规划与代码实现；
遵循规范流程开展完整的质量保障工作，确保交付代码准确无误；
完成模块级别的逻辑综合、时序评估及功耗评估，实现PPA性能最优；
持续优化相关算法，支撑长期迭代改进；
任职要求：
3年以上相关领域工作经验，微电子/计算机/通信等相关专业背景；
熟练掌握数字电路原理及Verilog语言；
熟悉数字设计全流程及相关工具使用，包含RTL编码、综合、PT/STA、
DFT等环节；
有交换芯片、serdes等通信方向设计经验者优先考虑；
具备良好的学习能力，拥有团队协作意识和沟通协调能力。
负责协议/算法相关模块的方案规划与代码实现；
遵循规范流程开展完整的质量保障工作，确保交付代码准确无误；
完成模块级别的逻辑综合、时序评估及功耗评估，实现PPA性能最优；
持续优化相关算法，支撑长期迭代改进；
任职要求：
3年以上相关领域工作经验，微电子/计算机/通信等相关专业背景；
熟练掌握数字电路原理及Verilog语言；
熟悉数字设计全流程及相关工具使用，包含RTL编码、综合、PT/STA、
DFT等环节；
有交换芯片、serdes等通信方向设计经验者优先考虑；
具备良好的学习能力，拥有团队协作意识和沟通协调能力。
2026-06-27 14:14
IP属地：四川成都
职位福利
硕士5-10年DSP5年以上数字前端设计经验前端EDA工具交换RISC-VVerilog/System Verilog有数字前端设计师经验ARMIC设计Python
成都涌智科技有限公司
20-99人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
数字IC设计工程师
2-3.5万元/月
数字前端设计师1-3年本科数模混合芯片ASIC高速总线协议1-3年数字前端设计经验RISC-VVerilog/System Verilog成功流片经验有数字前端设计师经验MCU
成都 郫都区
SoC设计工程师
1.5-2.5万元/月
数字前端设计师1-3年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
成都 武侯区
SOC芯片设计工程师（总线架构）
3.5-5万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCVerilog/System Verilog总线方向有数字前端设计师经验SOC设计
成都 双流区
SoC设计工程师
2-4万元/月
数字前端设计师3-5年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
成都 武侯区
SOC芯片设计工程师（总线方向）
2-3万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCRISC-VCPU高速接口Verilog/System Verilog有数字前端设计师经验
成都 双流区
soc设计工程师
2-4万元/月
数字前端设计师3-5年本科1-3年数字前端设计经验5年以上数字前端设计经验SoCRISC-V3-5年数字前端设计经验CPU英文读写能力Verilog/System Verilog有数字前端设计师经验ARMG
成都 武侯区
收藏职位
