海淀区
职位详情
工作职责:
1、负责高速图像传感器的开发与实际应用；
2、实现基于FPGA的图像预处理算法；
3、开展基于DDR3/4的图像帧存储架构设计与开发；
4、承担高速接口的数据传输机制及通信协议研发；
5、搭建基于脚本的自动化多顶层仿真环境及UVM验证平台；
6、主导机器视觉领域逻辑工程的整体架构规划。
任职资格:
1、具备硕士及以上学历，拥有3-7年相关开发与调试经验；
2、熟练掌握FPGA开发、仿真及调试工具，能灵活运用其高级功能；
3、精通Verilog语言及其硬件逻辑实现，具备规范的编码习惯、高质量代码输出能力及高效编程技巧；
4、精通时序设计与分析技术，可独立完成项目全流程的时序约束制定，具备大量时序问题排查经验；
5、精通逻辑验证与测试流程，能够独立构建大型项目的集成联合仿真平台；
6、精通高速收发器、PCIE以及高速网络接口的设计与开发，深入理解设计细节，具备系统稳定性调优经验；
7、精通图像预处理技术实现方案，掌握基于DSP、RAM、LUT等底层资源的高性能与低功耗优化设计方法；
8、了解机器视觉或视频处理行业背景，熟悉图像传感器的工作原理。
1、负责高速图像传感器的开发与实际应用；
2、实现基于FPGA的图像预处理算法；
3、开展基于DDR3/4的图像帧存储架构设计与开发；
4、承担高速接口的数据传输机制及通信协议研发；
5、搭建基于脚本的自动化多顶层仿真环境及UVM验证平台；
6、主导机器视觉领域逻辑工程的整体架构规划。
任职资格:
1、具备硕士及以上学历，拥有3-7年相关开发与调试经验；
2、熟练掌握FPGA开发、仿真及调试工具，能灵活运用其高级功能；
3、精通Verilog语言及其硬件逻辑实现，具备规范的编码习惯、高质量代码输出能力及高效编程技巧；
4、精通时序设计与分析技术，可独立完成项目全流程的时序约束制定，具备大量时序问题排查经验；
5、精通逻辑验证与测试流程，能够独立构建大型项目的集成联合仿真平台；
6、精通高速收发器、PCIE以及高速网络接口的设计与开发，深入理解设计细节，具备系统稳定性调优经验；
7、精通图像预处理技术实现方案，掌握基于DSP、RAM、LUT等底层资源的高性能与低功耗优化设计方法；
8、了解机器视觉或视频处理行业背景，熟悉图像传感器的工作原理。
2026-09-09 14:17
IP属地：北京
职位福利
硕士3-5年Verilog
中国大恒(集团)有限公司北京图像视觉技术分公司
不需要融资 · 500-999人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
