海淀区
职位详情
上岗条件：
1、 电子信息类相关专业，硕士及以上学历，具备3至7年相关领域工作经验。
2、 具备良好的逻辑分析与实践操作能力，熟练掌握英语听说读写技能，能够流畅阅读英文技术文档。
3、 熟练运用Verilog语言，掌握modelsim仿真工具，熟悉FPGA开发流程与技术。
4、 具备CMOS应用经验，或在ISP开发、SERDES开发、Ethernet开发、PCIE开发、UVM仿真等方面有实际项目经历者优先考虑。
5、 具有高度的责任意识和执行力，具备优秀的学习能力、沟通协调能力以及团队协作精神，能适应一定工作压力。
岗位职责：
1. 负责MIPI、SLVS、LVDS等高速图像传感器接口的开发与应用；
2. 实现基于FPGA的图像预处理算法设计与优化；
3. 开展基于DDR3/4的图像帧缓存架构设计与开发；
4. 承担GIGE/10GIGE/USB3.0/12.5Gbps及以上速率SERDES高速传输接口的数据通信与视频协议开发；
5. 搭建基于脚本的自动化多顶层仿真环境及UVM验证平台。
1、 电子信息类相关专业，硕士及以上学历，具备3至7年相关领域工作经验。
2、 具备良好的逻辑分析与实践操作能力，熟练掌握英语听说读写技能，能够流畅阅读英文技术文档。
3、 熟练运用Verilog语言，掌握modelsim仿真工具，熟悉FPGA开发流程与技术。
4、 具备CMOS应用经验，或在ISP开发、SERDES开发、Ethernet开发、PCIE开发、UVM仿真等方面有实际项目经历者优先考虑。
5、 具有高度的责任意识和执行力，具备优秀的学习能力、沟通协调能力以及团队协作精神，能适应一定工作压力。
岗位职责：
1. 负责MIPI、SLVS、LVDS等高速图像传感器接口的开发与应用；
2. 实现基于FPGA的图像预处理算法设计与优化；
3. 开展基于DDR3/4的图像帧缓存架构设计与开发；
4. 承担GIGE/10GIGE/USB3.0/12.5Gbps及以上速率SERDES高速传输接口的数据通信与视频协议开发；
5. 搭建基于脚本的自动化多顶层仿真环境及UVM验证平台。
2026-05-15 13:07
IP属地：北京
职位福利
硕士1-3年FPGAVerilogFPGA算法高速接口
中国大恒(集团)有限公司北京图像视觉技术分公司
不需要融资 · 500-999人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
高级FPGA开发工程师(J10014)
3-6万元/月
FPGA开发5-10年硕士图像处理算法VerilogPCIeDDR3/4以太网高速接口XILINXARM开发DSPLUTNVME
北京 海淀区
麻女士 · 大恒图像5日内活跃
收藏职位
