海淀区
职位详情
工作职责:
1、负责高速图像传感器的设计与应用开发；
2、实现基于FPGA的图像预处理算法；
3、开展基于DDR3/4的图像帧存储架构设计与开发；
4、承担高速接口数据传输机制及通信协议的开发任务；
5、搭建基于脚本的多顶层自动化仿真环境及UVM验证平台；
6、主导机器视觉领域逻辑工程的整体架构规划与实施。
任职资格:
1、硕士及以上学历，具备3-7年相关领域的开发与调试经验；
2、熟练掌握FPGA开发、仿真及调试工具，能够运用其高级功能进行高效开发；
3、深入理解Verilog语言及其硬件映射特性，具备规范的编码习惯、高质量代码输出能力和高效的编程技巧；
4、精通时序设计与分析技术，可独立完成项目全流程的时序约束制定，具有大量时序问题排查与优化经验；
5、精通逻辑验证流程与测试方法，能独立构建大型项目的集成化联合仿真平台；
6、精通高速收发器、PCIE及高速网络接口的设计与开发，掌握关键设计细节，具备系统稳定性调优经验；
7、精通图像预处理技术实现路径，熟悉DSP、RAM、LUT等底层资源在高性能与低功耗场景下的优化设计方法；
8、了解机器视觉或视频处理行业背景，掌握图像传感器工作原理。
1、负责高速图像传感器的设计与应用开发；
2、实现基于FPGA的图像预处理算法；
3、开展基于DDR3/4的图像帧存储架构设计与开发；
4、承担高速接口数据传输机制及通信协议的开发任务；
5、搭建基于脚本的多顶层自动化仿真环境及UVM验证平台；
6、主导机器视觉领域逻辑工程的整体架构规划与实施。
任职资格:
1、硕士及以上学历，具备3-7年相关领域的开发与调试经验；
2、熟练掌握FPGA开发、仿真及调试工具，能够运用其高级功能进行高效开发；
3、深入理解Verilog语言及其硬件映射特性，具备规范的编码习惯、高质量代码输出能力和高效的编程技巧；
4、精通时序设计与分析技术，可独立完成项目全流程的时序约束制定，具有大量时序问题排查与优化经验；
5、精通逻辑验证流程与测试方法，能独立构建大型项目的集成化联合仿真平台；
6、精通高速收发器、PCIE及高速网络接口的设计与开发，掌握关键设计细节，具备系统稳定性调优经验；
7、精通图像预处理技术实现路径，熟悉DSP、RAM、LUT等底层资源在高性能与低功耗场景下的优化设计方法；
8、了解机器视觉或视频处理行业背景，掌握图像传感器工作原理。
2026-05-12 13:33
IP属地：北京
职位福利
硕士3-5年Verilog
中国大恒(集团)有限公司北京图像视觉技术分公司
不需要融资 · 500-999人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
高级FPGA开发工程师(J10014)
3-6万元/月
FPGA开发5-10年硕士图像处理算法VerilogPCIeDDR3/4以太网高速接口XILINXARM开发DSPLUTNVME
北京 海淀区
麻女士 · 大恒图像3日内活跃
收藏职位
