海淀区
职位详情
岗位职责
1、 负责高速图像传感器的开发与实际应用；
2、 实现基于FPGA的图像预处理算法；
3、 开展基于DDR3/4的图像帧存储架构设计与研发；
4、 承担高速接口的数据传输机制及通信协议开发；
5、 搭建基于脚本的多顶层自动化仿真环境及UVM验证平台；
6、 主导机器视觉领域逻辑工程的整体架构规划。
上岗条件
1、 具备硕士及以上学历，拥有3至7年相关开发与调试经验；
2、 熟练掌握FPGA开发、仿真与调试工具，熟悉各类工具的进阶功能；
3、 精通Verilog语言及其硬件映射实现，具备规范的编码习惯、高质量代码输出能力及高效编程技巧；
4、 掌握时序设计与分析技术，可独立完成项目全流程的时序约束设定，具备大量时序问题排查经验；
5、 熟悉逻辑验证与测试流程，能够独立构建大规模工程的集成联合仿真平台；
6、 熟悉高速收发器、PCIE及高速网络接口的设计与开发，深入理解关键设计细节，具备系统稳定性调优经验；
7、 掌握图像预处理的技术实现方式，精通利用DSP、RAM、LUT等底层资源进行高性能与低功耗优化设计；
8、 了解机器视觉或视频处理行业背景，理解图像传感器的工作原理。
1、 负责高速图像传感器的开发与实际应用；
2、 实现基于FPGA的图像预处理算法；
3、 开展基于DDR3/4的图像帧存储架构设计与研发；
4、 承担高速接口的数据传输机制及通信协议开发；
5、 搭建基于脚本的多顶层自动化仿真环境及UVM验证平台；
6、 主导机器视觉领域逻辑工程的整体架构规划。
上岗条件
1、 具备硕士及以上学历，拥有3至7年相关开发与调试经验；
2、 熟练掌握FPGA开发、仿真与调试工具，熟悉各类工具的进阶功能；
3、 精通Verilog语言及其硬件映射实现，具备规范的编码习惯、高质量代码输出能力及高效编程技巧；
4、 掌握时序设计与分析技术，可独立完成项目全流程的时序约束设定，具备大量时序问题排查经验；
5、 熟悉逻辑验证与测试流程，能够独立构建大规模工程的集成联合仿真平台；
6、 熟悉高速收发器、PCIE及高速网络接口的设计与开发，深入理解关键设计细节，具备系统稳定性调优经验；
7、 掌握图像预处理的技术实现方式，精通利用DSP、RAM、LUT等底层资源进行高性能与低功耗优化设计；
8、 了解机器视觉或视频处理行业背景，理解图像传感器的工作原理。
2026-05-16 08:19
IP属地：北京
职位福利
硕士3-5年
中国大恒(集团)有限公司北京图像视觉技术分公司
不需要融资 · 500-999人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
fpga开发工程师
2-3.5万元/月
FPGA开发5-10年本科VHDLVivadoVerilog计算机相关经验FPGA开发/验证经验可兼职MATLAB
北京 海淀区
李先生 · 北京时代拓微通信技术5日内活跃
收藏职位
