海淀区
职位详情
工作职责:
1、负责高速图像传感器在MIPI、SLVS、LVDS等接口下的开发与应用；
2、实现空间域与频域的图像变换，以及颜色增强、平场校正等图像处理算法；
3、设计并开发基于DDR3/4的图像缓存、数据传输及CPU资源共享方案；
4、开展GIGE、USB、CXP、PCIE等接口的数据传输机制与视频协议开发；
5、搭建基于脚本的多顶层自动化仿真环境及UVM验证平台；
6、承担复杂时钟域架构设计，完成时序约束、功耗优化及FPGA型号选型工作；
7、参与ACAP、DPU硬件架构规划，负责FPGA子系统的设计与实现；
任职资格:
1、具备硕士及以上学历；
2、能熟练阅读和理解英文技术资料；
3、掌握扎实的数字电路理论基础；
4、具备清晰的逻辑分析能力，对技术研发有浓厚热情；
5、熟练掌握Verilog语言，具备良好的编码实践能力和自主学习能力；
6、性格开朗、自信乐观，具备良好的沟通意识和团队协作精神；
1、负责高速图像传感器在MIPI、SLVS、LVDS等接口下的开发与应用；
2、实现空间域与频域的图像变换，以及颜色增强、平场校正等图像处理算法；
3、设计并开发基于DDR3/4的图像缓存、数据传输及CPU资源共享方案；
4、开展GIGE、USB、CXP、PCIE等接口的数据传输机制与视频协议开发；
5、搭建基于脚本的多顶层自动化仿真环境及UVM验证平台；
6、承担复杂时钟域架构设计，完成时序约束、功耗优化及FPGA型号选型工作；
7、参与ACAP、DPU硬件架构规划，负责FPGA子系统的设计与实现；
任职资格:
1、具备硕士及以上学历；
2、能熟练阅读和理解英文技术资料；
3、掌握扎实的数字电路理论基础；
4、具备清晰的逻辑分析能力，对技术研发有浓厚热情；
5、熟练掌握Verilog语言，具备良好的编码实践能力和自主学习能力；
6、性格开朗、自信乐观，具备良好的沟通意识和团队协作精神；
2026-05-12 13:13
IP属地：北京
职位福利
硕士经验不限Verilog
中国大恒(集团)有限公司北京图像视觉技术分公司
不需要融资 · 500-999人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
高级FPGA开发工程师(J10014)
3-6万元/月
FPGA开发5-10年硕士图像处理算法VerilogPCIeDDR3/4以太网高速接口XILINXARM开发DSPLUTNVME
北京 海淀区
麻女士 · 大恒图像3日内活跃
收藏职位
