搜索
登录注册

职位详情

工作职责:
1、负责MIPI、SLVS、LVDS等高速图像传感器接口的开发与应用;
2、实现空间域与频域图像变换、颜色增强、平场校正等图像处理算法;
3、设计并开发基于DDR3/4的图像缓存、数据传输及CPU资源共享方案;
4、开展GIGE、USB、CXP、PCIE等接口的数据传输机制与视频协议开发;
5、搭建基于脚本的自动化多顶层仿真环境及UVM验证平台;
6、完成复杂时钟域架构设计,进行时序约束、功耗优化及FPGA平台选型;
7、参与ACAP、DPU硬件架构设计,承担FPGA子系统方案开发;

任职资格:
1、具备硕士及以上学历;
2、能熟练阅读和理解英文技术资料;
3、掌握扎实的数字电路设计理论基础;
4、具备清晰的逻辑分析能力,对技术研发有浓厚兴趣;
5、熟练掌握Verilog语言,具备较强的编码实践能力和学习能力;
6、性格开朗、自信乐观,具备良好的沟通意识和团队协作精神;
2026-08-20 13:02
IP属地:北京

职位福利

硕士经验不限Verilog
企业发布信息图
中国大恒(集团)有限公司北京图像视觉技术分公司
不需要融资 · 500-999人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >
下载鱼泡直聘APP

附近适合您的职位

2.3-4.5万元/月
FPGA开发3-5年硕士Verilog HDL
北京 海淀区
2.5-5万元/月
FPGA开发3-5年硕士Verilog
北京 海淀区
1.5-3万元/月
FPGA开发经验不限学历不限FPGA开发/验证经验算法设计经验UVM仿真经验
北京 海淀区
2-3.5万元/月
FPGA开发5-10年本科VHDLVivadoVerilog计算机相关经验FPGA开发/验证经验可兼职MATLAB
北京 海淀区
1.2-2万元/月
FPGA开发经验不限硕士SLVS住房补贴MIPI周末双休八险一金ACAP
北京 海淀区
1.2-2万元/月
FPGA开发经验不限硕士Verilog
北京 海淀区
1.6-3万元/月
FPGA开发1-3年硕士FPGAVerilogFPGA算法高速接口
北京 海淀区
1.1-2.2万元/月
FPGA开发经验不限本科VHDLVivadoVerilogFPGA开发/验证经验ISE
北京 海淀区
1.2-2万元/月
FPGA开发经验不限硕士Verilog
北京 海淀区
1.1-2万元/月
FPGA开发经验不限本科VerilogFPGA开发/验证经验
北京 海淀区