职位详情
·本科毕业者需具备三年及以上FPGA设计或验证相关工作经验。
·硕士毕业者需具备两年及以上FPGA设计或验证相关工作经验。
·具有团队管理与领导经验,能有效指导并协调团队成员开展工作。
·具备优秀的沟通与协作能力,可与甲方设计人员建立顺畅的合作关系。
·熟练掌握硬件描述语言(如Verilog、VHDL)及常用验证工具(如ModelSim、Xilinx Vivado等)。
·具备较强的分析与问题解决能力,关注细节,重视工作质量。
·拥有良好的组织协调能力和时间管理能力,能在紧凑的项目周期中高效推进任务。
若您满足上述条件并对该职位感兴趣,欢迎提交个人简历及求职陈述以进一步了解岗位机会
·硕士毕业者需具备两年及以上FPGA设计或验证相关工作经验。
·具有团队管理与领导经验,能有效指导并协调团队成员开展工作。
·具备优秀的沟通与协作能力,可与甲方设计人员建立顺畅的合作关系。
·熟练掌握硬件描述语言(如Verilog、VHDL)及常用验证工具(如ModelSim、Xilinx Vivado等)。
·具备较强的分析与问题解决能力,关注细节,重视工作质量。
·拥有良好的组织协调能力和时间管理能力,能在紧凑的项目周期中高效推进任务。
若您满足上述条件并对该职位感兴趣,欢迎提交个人简历及求职陈述以进一步了解岗位机会
2026-06-09 12:34
IP属地:北京
职位福利
本科1-3年VerilogFPGA开发/验证经验

北京深维科技有限公司
天使轮 · 0-20人

工作地址

鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >









