海淀区
职位详情
工作职责：
1、 高速图像传感器的开发与应用；
2、 图像预处理算法在FPGA平台上的实现；
3、 采用DDR3/4技术进行图像帧缓存的设计与开发；
4、 高速接口的数据传输机制及通信协议开发；
5、 利用脚本构建自动化多顶层仿真环境及UVM验证框架；
6、 机器视觉领域中逻辑工程的整体架构设计。
任职资格：
1、 具备3至7年相关领域的开发与调试经验；
2、 熟练掌握FPGA开发、仿真及调试工具，熟悉其高级功能与应用场景；
3、 精通Verilog语言及其硬件逻辑实现，具备规范的编码习惯、高质量代码输出能力及高效编程技巧；
4、 深入理解时序设计与分析方法，可独立完成项目全流程的时序约束，具备大量时序问题解决经验；
5、 熟悉大规模工程的逻辑验证与测试流程，能够独立搭建系统级联合仿真平台；
6、 精通高速收发器、PCIE以及高速网络接口的设计开发，掌握关键设计细节，具备实际稳定性调优经验；
7、 掌握图像预处理技术实现路径，精通基于DSP、RAM、LUT等底层资源的高性能与低功耗优化设计；
8、 了解机器视觉或视频处理行业背景，熟悉图像传感器工作原理。
1、 高速图像传感器的开发与应用；
2、 图像预处理算法在FPGA平台上的实现；
3、 采用DDR3/4技术进行图像帧缓存的设计与开发；
4、 高速接口的数据传输机制及通信协议开发；
5、 利用脚本构建自动化多顶层仿真环境及UVM验证框架；
6、 机器视觉领域中逻辑工程的整体架构设计。
任职资格：
1、 具备3至7年相关领域的开发与调试经验；
2、 熟练掌握FPGA开发、仿真及调试工具，熟悉其高级功能与应用场景；
3、 精通Verilog语言及其硬件逻辑实现，具备规范的编码习惯、高质量代码输出能力及高效编程技巧；
4、 深入理解时序设计与分析方法，可独立完成项目全流程的时序约束，具备大量时序问题解决经验；
5、 熟悉大规模工程的逻辑验证与测试流程，能够独立搭建系统级联合仿真平台；
6、 精通高速收发器、PCIE以及高速网络接口的设计开发，掌握关键设计细节，具备实际稳定性调优经验；
7、 掌握图像预处理技术实现路径，精通基于DSP、RAM、LUT等底层资源的高性能与低功耗优化设计；
8、 了解机器视觉或视频处理行业背景，熟悉图像传感器工作原理。
2026-05-11 15:00
IP属地：北京
职位福利
硕士3-5年Verilog
中国大恒(集团)有限公司北京图像视觉技术分公司
不需要融资 · 500-999人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
高级FPGA开发工程师(J10014)
3-6万元/月
FPGA开发5-10年硕士图像处理算法VerilogPCIeDDR3/4以太网高速接口XILINXARM开发DSPLUTNVME
北京 海淀区
麻女士 · 大恒图像今日活跃
收藏职位
