西安·长安区
职位详情
1.精通VHDL或Verilog语言，具备良好的代码风格，能独立完成复杂逻辑的代码设计与优化。
2.熟练掌握FPGA开发全流程（综合、布局布线、STA），熟练使用Libero SoC、Vivado等主流开发环境。
3.熟练使用ModelSim等工具进行功能仿真和时序仿真。
4.熟悉Microchip (原Actel) 系列FPGA（如SmartFusion2、ProASIC3等）的架构特点。
5.熟练掌握Libero SoC设计套件，熟悉其集成的Synplify综合及ModelSim仿真流程。
6.具备严谨的逻辑思维能力和在复杂系统中定位问题的能力。
2.熟练掌握FPGA开发全流程（综合、布局布线、STA），熟练使用Libero SoC、Vivado等主流开发环境。
3.熟练使用ModelSim等工具进行功能仿真和时序仿真。
4.熟悉Microchip (原Actel) 系列FPGA（如SmartFusion2、ProASIC3等）的架构特点。
5.熟练掌握Libero SoC设计套件，熟悉其集成的Synplify综合及ModelSim仿真流程。
6.具备严谨的逻辑思维能力和在复杂系统中定位问题的能力。
2026-06-07 14:36
IP属地：江苏
职位福利
硕士3-5年VerilogVHDLModelSimISEVivadoFPGA开发/验证经验FPGA
锐仕方达人才科技集团有限公司徐州分公司
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
