西安·雁塔区
职位详情
岗位职责
1. 负责音视频处理相关FPGA逻辑模块的方案设计、编码实现与调试工作，涵盖SDI/HDMI等视频接口协议解析、视频流处理（如缩放、平移、拼接、漫游）以及图像增强和格式转换等功能
2. 承担FPGA中SERDES模块的配置与性能调优，涉及时钟数据恢复（CDR）、均衡器（如DFE/FFE）及编码解码机制（如8B/10B、128B/132B）等关键子模块的开发与验证
3. 实现视频信号从采集到传输再到显示的全链路控制，保障系统具备低延迟与高实时性的处理能力
4. 设计并测试SDI/HDMI/LVDS/TTL/IIS/SPDIF等接口的硬件电路及其配套驱动逻辑，掌握TMDS编码原理、DDR操作方式及视频时序管理技术
5. 完成画面分割、拼接、漫游等算法的硬件加速实现，提升并行计算资源利用率与处理效率
6. 编写完整的设计说明、测试文档及使用手册，推动开发流程标准化与规范化
任职资格
1、具备12G-SDI实际项目开发经验，有已量产产品案例者优先；
2、具备PCI-E实际开发经历，有成功落地应用的产品经验；
3、熟悉USB3.0/2.0协议开发，具备KVM信号传输相关实践经验；
4、毕业于985高校，英语水平达六级或以上；
5. 思维条理清晰，擅长复杂问题分析与解决，具备较强的文档编写能力和团队协作意识。
满足上述第1至第4项中任意一项即可
双休、免费包吃、13薪、享受法定假期、五险一金、节日礼品
公司福利：五险一金、5天工作制、周末双休，年终奖、年休假、法定节假日、节日礼品、免费包吃、提供具有竞争力的薪酬及福利
1. 负责音视频处理相关FPGA逻辑模块的方案设计、编码实现与调试工作，涵盖SDI/HDMI等视频接口协议解析、视频流处理（如缩放、平移、拼接、漫游）以及图像增强和格式转换等功能
2. 承担FPGA中SERDES模块的配置与性能调优，涉及时钟数据恢复（CDR）、均衡器（如DFE/FFE）及编码解码机制（如8B/10B、128B/132B）等关键子模块的开发与验证
3. 实现视频信号从采集到传输再到显示的全链路控制，保障系统具备低延迟与高实时性的处理能力
4. 设计并测试SDI/HDMI/LVDS/TTL/IIS/SPDIF等接口的硬件电路及其配套驱动逻辑，掌握TMDS编码原理、DDR操作方式及视频时序管理技术
5. 完成画面分割、拼接、漫游等算法的硬件加速实现，提升并行计算资源利用率与处理效率
6. 编写完整的设计说明、测试文档及使用手册，推动开发流程标准化与规范化
任职资格
1、具备12G-SDI实际项目开发经验，有已量产产品案例者优先；
2、具备PCI-E实际开发经历，有成功落地应用的产品经验；
3、熟悉USB3.0/2.0协议开发，具备KVM信号传输相关实践经验；
4、毕业于985高校，英语水平达六级或以上；
5. 思维条理清晰，擅长复杂问题分析与解决，具备较强的文档编写能力和团队协作意识。
满足上述第1至第4项中任意一项即可
双休、免费包吃、13薪、享受法定假期、五险一金、节日礼品
公司福利：五险一金、5天工作制、周末双休，年终奖、年休假、法定节假日、节日礼品、免费包吃、提供具有竞争力的薪酬及福利
2026-07-16 13:18
IP属地：陕西西安
职位福利
本科3-5年
深圳市玩视科技股份有限公司
不需要融资
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
