西安·长安区
职位详情
基本项
1、 熟练掌握VHDL与Systemverilog语言编程；
2、 具备Xilinx系列FPGA开发与调试经验，能熟练操作Vivado、Modelsim等相关开发工具；
3、 掌握FPGA时序约束方法，具备静态时序分析能力。
加分项
4、 了解IP、UDP等网络协议；
5、 理解FPGA中GTX、PCIE等高速接口的工作原理，具备相关开发与调试实践经验。
1、 熟练掌握VHDL与Systemverilog语言编程；
2、 具备Xilinx系列FPGA开发与调试经验，能熟练操作Vivado、Modelsim等相关开发工具；
3、 掌握FPGA时序约束方法，具备静态时序分析能力。
加分项
4、 了解IP、UDP等网络协议；
5、 理解FPGA中GTX、PCIE等高速接口的工作原理，具备相关开发与调试实践经验。
2026-03-20 10:20
IP属地：陕西西安
职位福利
本科3-5年VHDLSystem VerilogVerilog HDL
中软国际科技服务有限公司
已上市 · 10000人以上
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
fpga开发工程师
1.6-2.5万元/月
FPGA开发3-5年硕士FPGAVerilogVHDLModelSimISEVivadoFPGA开发/验证经验
西安 长安区
收藏职位
