深圳·福田区
职位详情
岗位职责：
1. 负责SoC整体方案的落地执行，集成设计，通用模块开发及交付质量的全流程把控。
2. 主导SoC各级总线架构设计与协调，推进各子系统及整体SoC的PPA性能优化。
3. 开展芯片性能与功耗的建模分析，主导低功耗设计与优化工作，完成前端全流程设计交付。
4. 带领团队完成设计功能库的构建，推动建立标准化、统一化的前端设计平台。
任职要求：
1. 拥有从架构规划到最终交付的大型SoC项目完整实践经验。
2. 熟悉复杂SoC的设计流程体系，具备端到端的SoC交付能力。
3. 深入理解SoC内部各功能单元、控制路径与数据路径，精通主流总线协议规范。
4. 具备扎实的SoC低功耗设计背景，熟练进行功耗建模与分析工作。
5. 有复杂SoC电源、时钟、复位及CRG/DFx等子系统设计经验者优先考虑。
6. 具备AI-SOC类大型芯片成功流片经验者优先录用。
1. 负责SoC整体方案的落地执行，集成设计，通用模块开发及交付质量的全流程把控。
2. 主导SoC各级总线架构设计与协调，推进各子系统及整体SoC的PPA性能优化。
3. 开展芯片性能与功耗的建模分析，主导低功耗设计与优化工作，完成前端全流程设计交付。
4. 带领团队完成设计功能库的构建，推动建立标准化、统一化的前端设计平台。
任职要求：
1. 拥有从架构规划到最终交付的大型SoC项目完整实践经验。
2. 熟悉复杂SoC的设计流程体系，具备端到端的SoC交付能力。
3. 深入理解SoC内部各功能单元、控制路径与数据路径，精通主流总线协议规范。
4. 具备扎实的SoC低功耗设计背景，熟练进行功耗建模与分析工作。
5. 有复杂SoC电源、时钟、复位及CRG/DFx等子系统设计经验者优先考虑。
6. 具备AI-SOC类大型芯片成功流片经验者优先录用。
2026-06-29 14:25
IP属地：广东深圳
职位福利
硕士5-10年高速总线协议x86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
智辰半导体（深圳）有限公司
天使轮 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
SoC设计工程师
2-4万元/月
数字前端设计师3-5年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
深圳 福田区
数字ic设计工程师
3-6万元/月
数字前端设计师5-10年本科PD快充、电源有数字前端设计师经验数模混合芯片成功流片经验5年以上数字前端设计经验Verilog/System Verilog
深圳 福田区 上梅林
数字电路IC设计工程师【显示芯片】
5-8万元/月
数字前端设计师10年以上硕士数模混合芯片VHDLSoC前端EDA工具3-5年数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARMPython
深圳 南山区
数字ic设计工程师
2.5-3.5万元/月
数字前端设计师3-5年本科目前两个方向：1. 高速互联；2.SOC有数字前端设计师经验3-5年数字前端设计经验5年以上数字前端设计经验
深圳 南山区 西丽
宋先生 · 上海潓嵘企业管理有限公司3日内活跃
收藏职位
