深圳·福田区
职位详情
工作内容
1.负责网络相关IP的PPA分析，提升其性能、降低功耗、优化面积；
2.承担网络相关子系统与子模块的设计任务，依据设计需求制定设计规范，完成RTL代码编写及初步验证，推进逻辑综合与功耗评估，并配合验证团队定位和解决设计问题；
3.负责网络类IP的逻辑综合、时序收敛与功耗分析，协同后端团队完成前后端设计对接，确保流程顺畅；
4.协助软件团队开发，提供必要的技术支撑与解决方案。
任职要求
1.计算机、电子工程、微电子或相关专业背景；
2.掌握数字电路设计原理，了解计算机体系结构；
3.具备独立分析与解决问题的能力，具备良好的沟通协作能力，工作认真负责。
加分项
1.深入理解计算机体系结构；
2.了解网络虚拟化技术；
3.熟悉计算机网络协议，如TCP/IP、RDMA、VxLan等者优先考虑；
4.具备VirtIO、NVMeof、PCIe协议相关设计经验者优先录用。
1.负责网络相关IP的PPA分析，提升其性能、降低功耗、优化面积；
2.承担网络相关子系统与子模块的设计任务，依据设计需求制定设计规范，完成RTL代码编写及初步验证，推进逻辑综合与功耗评估，并配合验证团队定位和解决设计问题；
3.负责网络类IP的逻辑综合、时序收敛与功耗分析，协同后端团队完成前后端设计对接，确保流程顺畅；
4.协助软件团队开发，提供必要的技术支撑与解决方案。
任职要求
1.计算机、电子工程、微电子或相关专业背景；
2.掌握数字电路设计原理，了解计算机体系结构；
3.具备独立分析与解决问题的能力，具备良好的沟通协作能力，工作认真负责。
加分项
1.深入理解计算机体系结构；
2.了解网络虚拟化技术；
3.熟悉计算机网络协议，如TCP/IP、RDMA、VxLan等者优先考虑；
4.具备VirtIO、NVMeof、PCIe协议相关设计经验者优先录用。
2026-06-30 13:00
IP属地：广东深圳
职位福利
本科3-5年ASIC高速总线协议3-5年数字前端设计经验Veril
翼华科技(北京)有限公司
A轮 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
SoC设计工程师
2-4万元/月
数字前端设计师3-5年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
深圳 福田区
高级芯片系统设计工程师
3-6万元/月
数字前端设计师5-10年硕士高速总线协议x86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
深圳 福田区
数字ic设计工程师
3-6万元/月
数字前端设计师5-10年本科PD快充、电源有数字前端设计师经验数模混合芯片成功流片经验5年以上数字前端设计经验Verilog/System Verilog
深圳 福田区 上梅林
数字电路IC设计工程师【显示芯片】
5-8万元/月
数字前端设计师10年以上硕士数模混合芯片VHDLSoC前端EDA工具3-5年数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARMPython
深圳 南山区
数字ic设计工程师
2.5-3.5万元/月
数字前端设计师3-5年本科目前两个方向：1. 高速互联；2.SOC有数字前端设计师经验3-5年数字前端设计经验5年以上数字前端设计经验
深圳 南山区 西丽
宋先生 · 上海潓嵘企业管理有限公司5日内活跃
收藏职位
