深圳·福田区
职位详情
岗位职责：
1. 承担高速接口子系统的设计任务，涵盖PCIE、USB、EMMC、NVME、LPDDR、ETH等接口类型。
2. 依据架构设计方案，推进高速接口方案的落地执行，包括Lint/SDC/CDC/DRC等设计检查与实现工作。
3. 参与子系统综合及时序收敛相关工作，配合完成验证与测试阶段的调试与问题排查。
任职要求：
1. 具备扎实的数字电路设计基础，拥有完整的SoC设计及交付实践经验。
2. 掌握至少一种高速接口的设计方法并具备实际项目经验。
3. 熟悉AMBA总线接口协议的相关规范与应用。
4. 了解SoC低功耗设计策略的制定或实施流程，掌握UPF脚本编写。
5. 具备良好的硬件设计能力，熟悉Verilog/SystemVerilog语言，了解SDC约束文件的编写。
6. 能熟练操作主流设计工具，如DC/Genus/Spyglass，具备Lint/DRC检查及相关问题修复的经验。
1. 承担高速接口子系统的设计任务，涵盖PCIE、USB、EMMC、NVME、LPDDR、ETH等接口类型。
2. 依据架构设计方案，推进高速接口方案的落地执行，包括Lint/SDC/CDC/DRC等设计检查与实现工作。
3. 参与子系统综合及时序收敛相关工作，配合完成验证与测试阶段的调试与问题排查。
任职要求：
1. 具备扎实的数字电路设计基础，拥有完整的SoC设计及交付实践经验。
2. 掌握至少一种高速接口的设计方法并具备实际项目经验。
3. 熟悉AMBA总线接口协议的相关规范与应用。
4. 了解SoC低功耗设计策略的制定或实施流程，掌握UPF脚本编写。
5. 具备良好的硬件设计能力，熟悉Verilog/SystemVerilog语言，了解SDC约束文件的编写。
6. 能熟练操作主流设计工具，如DC/Genus/Spyglass，具备Lint/DRC检查及相关问题修复的经验。
2026-06-26 13:54
IP属地：广东深圳
职位福利
硕士3-5年高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
智辰半导体（深圳）有限公司
天使轮 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
高级芯片系统设计工程师
3-6万元/月
数字前端设计师5-10年硕士高速总线协议x86RISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验ARM
深圳 福田区
数字ic设计工程师
3-6万元/月
数字前端设计师5-10年本科PD快充、电源有数字前端设计师经验数模混合芯片成功流片经验5年以上数字前端设计经验Verilog/System Verilog
深圳 福田区 上梅林
数字电路IC设计工程师【显示芯片】
5-8万元/月
数字前端设计师10年以上硕士数模混合芯片VHDLSoC前端EDA工具3-5年数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARMPython
深圳 南山区
数字ic设计工程师
2.5-3.5万元/月
数字前端设计师3-5年本科目前两个方向：1. 高速互联；2.SOC有数字前端设计师经验3-5年数字前端设计经验5年以上数字前端设计经验
深圳 南山区 西丽
宋先生 · 上海潓嵘企业管理有限公司3日内活跃
收藏职位
