成都
职位详情
工作职责
1.负责产品核心高速信号处理板的整体方案规划、元器件选型、原理图设计及技术评审；
2.独立承担高密度、多层PCB（6层及以上）的布局布线任务，保障信号完整性与电源完整性；
3.主导硬件单板的调试、测试及故障排查，攻克高速接口与信号质量相关的关键技术难题；
4.编制硬件设计说明、测试标准及生产工艺文件，支撑产品量产导入与持续优化；
5.与逻辑、软件、结构等专业工程师协同配合，推进系统级联调与整机集成。
任职资格：
1.本科及以上学历，电子、通信、自动化等相关专业背景，具备3年以上硬件研发工作经验；
2.具有扎实的高速数字电路设计实践能力，能独立完成复杂功能板卡的硬件开发；
3.熟练掌握Cadence工具链进行原理图与PCB设计，有6层以上高速板独立布线或主导评审的实际经验；
7.拥有丰富的FPGA开发板设计经历，熟练应用XilinxZynq-7000/Kintex-7/Virtex-7至少一个系列及其配套外围电路设计；
8.熟悉以下高速接口的设计与调测流程：
DDR4，掌握其拓扑结构设计与调试手段、千兆/万兆以太网、高速串行收发器（SerDes）
9.具备良好的信号完整性（SI）和电源完整性（PI）理论基础，能够分析并解决相关工程问题；
1.负责产品核心高速信号处理板的整体方案规划、元器件选型、原理图设计及技术评审；
2.独立承担高密度、多层PCB（6层及以上）的布局布线任务，保障信号完整性与电源完整性；
3.主导硬件单板的调试、测试及故障排查，攻克高速接口与信号质量相关的关键技术难题；
4.编制硬件设计说明、测试标准及生产工艺文件，支撑产品量产导入与持续优化；
5.与逻辑、软件、结构等专业工程师协同配合，推进系统级联调与整机集成。
任职资格：
1.本科及以上学历，电子、通信、自动化等相关专业背景，具备3年以上硬件研发工作经验；
2.具有扎实的高速数字电路设计实践能力，能独立完成复杂功能板卡的硬件开发；
3.熟练掌握Cadence工具链进行原理图与PCB设计，有6层以上高速板独立布线或主导评审的实际经验；
7.拥有丰富的FPGA开发板设计经历，熟练应用XilinxZynq-7000/Kintex-7/Virtex-7至少一个系列及其配套外围电路设计；
8.熟悉以下高速接口的设计与调测流程：
DDR4，掌握其拓扑结构设计与调试手段、千兆/万兆以太网、高速串行收发器（SerDes）
9.具备良好的信号完整性（SI）和电源完整性（PI）理论基础，能够分析并解决相关工程问题；
2026-06-07 14:14
IP属地：四川成都
职位福利
本科3-5年芯片/半导体/集成电路机械设计制造相关专业硬件开发经验
洛基精微(成都)工业技术有限公司
未融资 · 20-99人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
资深硬件设计
2-2.8万元/月
硬件工程师5-10年硕士硬件六性设计器件选型电子电气/自动化相关专业PCB设计计算机相关专业数字电路设计模拟电路设计cadence原理图设计
成都
马女士 · 自动化所3日内活跃
收藏职位
