海淀区
职位详情
上岗条件：
1、电子信息类相关专业，硕士研究生且具有5年以上工作经验。
2、具备扎实的逻辑分析与实践操作能力，熟练掌握英语听、说、读、写技能，能够流畅阅读英文技术文档。
3、精通Verilog语言，熟悉modelsim仿真工具，熟练掌握FPGA开发流程。
4、具备CMOS应用经验，或在ISP开发、SERDES开发、Ethernet开发、PCIE开发、UVM仿真等方面有实际项目经历者优先考虑。
5、具备高度的责任意识与执行力，拥有良好的学习能力、沟通协调能力以及团队协作精神，能适应高强度工作环境。
岗位职责：
1.负责MIPI、SLVS、LVDS等高速图像传感器接口的开发与应用；
2.在FPGA平台上实现图像预处理算法；
3.开展基于DDR3/4的图像帧缓存系统设计与开发；
4.承担GIGE/10GIGE/USB3.0/12.5Gbps及以上速率SERDES高速接口的数据传输机制与视频协议开发；
5.搭建基于脚本的自动化多顶层仿真环境及UVM验证平台。
1、电子信息类相关专业，硕士研究生且具有5年以上工作经验。
2、具备扎实的逻辑分析与实践操作能力，熟练掌握英语听、说、读、写技能，能够流畅阅读英文技术文档。
3、精通Verilog语言，熟悉modelsim仿真工具，熟练掌握FPGA开发流程。
4、具备CMOS应用经验，或在ISP开发、SERDES开发、Ethernet开发、PCIE开发、UVM仿真等方面有实际项目经历者优先考虑。
5、具备高度的责任意识与执行力，拥有良好的学习能力、沟通协调能力以及团队协作精神，能适应高强度工作环境。
岗位职责：
1.负责MIPI、SLVS、LVDS等高速图像传感器接口的开发与应用；
2.在FPGA平台上实现图像预处理算法；
3.开展基于DDR3/4的图像帧缓存系统设计与开发；
4.承担GIGE/10GIGE/USB3.0/12.5Gbps及以上速率SERDES高速接口的数据传输机制与视频协议开发；
5.搭建基于脚本的自动化多顶层仿真环境及UVM验证平台。
2026-05-21 12:28
IP属地：北京
职位福利
硕士5-10年Verilogpcieddr
中国大恒(集团)有限公司北京图像视觉技术分公司
不需要融资 · 500-999人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
fpga开发工程师
2-3.5万元/月
FPGA开发5-10年本科VHDLVivadoVerilog计算机相关经验FPGA开发/验证经验可兼职MATLAB
北京 海淀区
李先生 · 北京时代拓微通信技术5日内活跃
收藏职位
