浦东新区
职位详情
岗位描述：
负责PCIE/UCIEIP的架构规划与RTL开发，参与仿真验证及FPGA测试工作，实现设计在FPGA上的时序收敛，配合完成覆盖率评估与优化
任职要求：
1，电子相关专业本科或硕士学历，985高校背景优先
2，学习成绩优异
3，具备Verilog或SystemVerilog实际应用经验
4，掌握数字电路基础知识及ASIC设计流程
5，了解USB、PCIE、UCIE、DDR、Ethernet等高速接口协议者优先
6，熟悉UVM方法学，有UVM实践经历者优先
7，具有FPGA开发经验者优先
8，具备较强的学习能力与英文读写能力
9，具备良好的沟通协作能力和问题解决能力
负责PCIE/UCIEIP的架构规划与RTL开发，参与仿真验证及FPGA测试工作，实现设计在FPGA上的时序收敛，配合完成覆盖率评估与优化
任职要求：
1，电子相关专业本科或硕士学历，985高校背景优先
2，学习成绩优异
3，具备Verilog或SystemVerilog实际应用经验
4，掌握数字电路基础知识及ASIC设计流程
5，了解USB、PCIE、UCIE、DDR、Ethernet等高速接口协议者优先
6，熟悉UVM方法学，有UVM实践经历者优先
7，具有FPGA开发经验者优先
8，具备较强的学习能力与英文读写能力
9，具备良好的沟通协作能力和问题解决能力
2026-07-04 15:01
IP属地：上海
职位福利
硕士经验不限FPGA开发VerilogIC验证芯片设计PCIEUCIERTLIP
上海启芯领航半导体有限公司
A轮 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
数字后端技术负责人
2-4万元/月
集成电路IC设计10年以上硕士有数字后端工程师经验5年以上数字后端工程师经验45nm-22nm成功流片经验量产经验后端EDA工具低功耗设计经验ASICTCLMake
上海 浦东新区
收藏职位
