浦东新区
职位详情
RTL synthesis研发工程师
职责：
1、负责数字电路设计自动化（EDA）领域中RTL综合工具的开发与持续维护；
2、参与技术方案的设计评审及测试方案的评估与确认；
3、撰写所承担模块的设计说明和测试需求文档，并按计划交付对应功能模块；
要求：
1、计算机科学/电子工程等相关专业本科及以上学历，具备五年以上相关开发经验；
2、熟练掌握Linux环境下C/C++编程，熟悉现代C++编码规范，至少掌握Python/Tcl/Perl中的一种或多种脚本语言；
3、熟悉Verilog/SystemVerilog/VHDL/SystemC/Chisel等一种或多种硬件描述语言；
4、有ASIC/FPGA综合工具或编译器开发经验者优先考虑；
5、深入理解FPGA架构、工作原理或优化方法者优先；
6、具备IC设计、IC验证背景者优先，有硬件仿真加速经验者优先；
7、研究方向匹配的博士候选人可放宽工作经验要求；
8、具备较强的逻辑分析与问题解决能力，乐于钻研前沿技术；
9、具备良好的英文文献阅读能力、算法理解力以及团队协作精神。
职责：
1、负责数字电路设计自动化（EDA）领域中RTL综合工具的开发与持续维护；
2、参与技术方案的设计评审及测试方案的评估与确认；
3、撰写所承担模块的设计说明和测试需求文档，并按计划交付对应功能模块；
要求：
1、计算机科学/电子工程等相关专业本科及以上学历，具备五年以上相关开发经验；
2、熟练掌握Linux环境下C/C++编程，熟悉现代C++编码规范，至少掌握Python/Tcl/Perl中的一种或多种脚本语言；
3、熟悉Verilog/SystemVerilog/VHDL/SystemC/Chisel等一种或多种硬件描述语言；
4、有ASIC/FPGA综合工具或编译器开发经验者优先考虑；
5、深入理解FPGA架构、工作原理或优化方法者优先；
6、具备IC设计、IC验证背景者优先，有硬件仿真加速经验者优先；
7、研究方向匹配的博士候选人可放宽工作经验要求；
8、具备较强的逻辑分析与问题解决能力，乐于钻研前沿技术；
9、具备良好的英文文献阅读能力、算法理解力以及团队协作精神。
2026-06-26 12:23
IP属地：上海
职位福利
本科5-10年C++ASICRTL synthesisLinuxFPGAVerilogRTLIC设计
上海启芯领航半导体有限公司
A轮 · 100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
数字后端技术负责人
2-4万元/月
集成电路IC设计10年以上硕士有数字后端工程师经验5年以上数字后端工程师经验45nm-22nm成功流片经验量产经验后端EDA工具低功耗设计经验ASICTCLMake
上海 浦东新区
收藏职位
