浦东新区
职位详情
格见半导体芯片数字后端Leader
工作地点：上海张江
•具备10年以上数字后端设计领域工作经验。
•多次主导完整芯片从设计到流片的全过程，可独立承担全芯片后端技术统筹与问题攻关，具备高效推进并完成交付的能力。
•负责芯片后端整体流程管理，涵盖逻辑综合、布局布线（Place&Route）、时钟树生成（CTS）、时序收敛（TimingClosure）、功耗完整性优化（PowerIntegrity）及物理验证（DRC/LVS）等关键环节。
•保障芯片在性能、功耗、面积（PPA）以及可靠性（Reliability）方面满足既定目标。
•确保DRC/LVS/ERC/ANT各项设计规则检查全部通过，熟悉DFM（可制造性设计）要求，能够有效处理信号完整性（SI）、电迁移（EM）、热分布等影响可靠性的因素。
•拥有出色的脚本编写能力，能够自主搭建和完善后端全流程环境。
•熟练掌握主流后端工具链，包括Innovus/ICC2、PrimeTime、StarRC、Calibre等。
•可应对复杂时序挑战，如跨时钟域处理、OCV/AOCV/POCV分析、高频时钟网络优化；精通SDC约束制定以及时序例外（FalsePath/MulticyclePath）的合理配置。
•对低功耗设计方法学（UPF/CPF）有深入理解，掌握相关功耗仿真流程。
•具备高性能计算（HPC）、AI加速芯片或车规级芯片（ISO26262）后端实践经验者优先考虑。
工作地点：上海张江
•具备10年以上数字后端设计领域工作经验。
•多次主导完整芯片从设计到流片的全过程，可独立承担全芯片后端技术统筹与问题攻关，具备高效推进并完成交付的能力。
•负责芯片后端整体流程管理，涵盖逻辑综合、布局布线（Place&Route）、时钟树生成（CTS）、时序收敛（TimingClosure）、功耗完整性优化（PowerIntegrity）及物理验证（DRC/LVS）等关键环节。
•保障芯片在性能、功耗、面积（PPA）以及可靠性（Reliability）方面满足既定目标。
•确保DRC/LVS/ERC/ANT各项设计规则检查全部通过，熟悉DFM（可制造性设计）要求，能够有效处理信号完整性（SI）、电迁移（EM）、热分布等影响可靠性的因素。
•拥有出色的脚本编写能力，能够自主搭建和完善后端全流程环境。
•熟练掌握主流后端工具链，包括Innovus/ICC2、PrimeTime、StarRC、Calibre等。
•可应对复杂时序挑战，如跨时钟域处理、OCV/AOCV/POCV分析、高频时钟网络优化；精通SDC约束制定以及时序例外（FalsePath/MulticyclePath）的合理配置。
•对低功耗设计方法学（UPF/CPF）有深入理解，掌握相关功耗仿真流程。
•具备高性能计算（HPC）、AI加速芯片或车规级芯片（ISO26262）后端实践经验者优先考虑。
2026-07-04 13:17
IP属地：上海
职位福利
硕士10年以上有数字后端工程师经验5年以上数字后端工程师经验45nm-22nm成功流片经验量产经验后端EDA工具低功耗设计经验ASICTCLMake
微禾创业投资(珠海横琴)有限公司
不需要融资 · 0-20人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
