下载鱼泡直聘APP, 求职招聘快人一步！
打开APP
深圳·宝安区
职位详情
岗位职责：
1. 负责高速数据采集系统的整体方案规划：评估FPGA结合高速ADC/DAC的系统架构，完成器件选型、信号链路预算分析及链路仿真工作。
2. 独立开展FPGA相关硬件开发：包括原理图设计、多层高速PCB布局布线（≥8层）、电源完整性与信号完整性（PI/SI）仿真及优化设计。
3. 承担ADC模拟前端电路的设计任务：涵盖驱动放大器、低噪声供电、时钟分配网络、抗混叠滤波器以及时序采样保持电路的设计与调试。
4. 主导硬件板级调试与系统联合调测：运用示波器、频谱仪等仪器进行性能测试、功能验证及问题定位。
5. 编写并持续更新全套技术文档：包括需求说明书、详细设计方案、测试报告、物料清单（BOM）以及生产工艺相关文件。
6. 协同嵌入式软件与FPGA开发人员，协同推进产品从研发原型到批量生产的全流程管理。
岗位要求：
1. 学历：电子工程、通信工程、自动化等相关专业本科及以上学历，硕士优先考虑。
2. 经验：具备扎实的硬件开发背景，其中至少3年专注于FPGA与高速ADC/DAC系统的设计，并有成功量产项目经验。
3. ADC/DAC：熟悉12-16位、采样率≥100MSPS的高速ADC/DAC芯片（如ADI/TI/Linear等品牌），掌握其模拟前端设计方法，精通SFDR、SNR、ENOB等核心参数的测试与优化手段。
4. 仪器与调试：熟练操作示波器、逻辑分析仪、频谱仪、网络分析仪等常用测试设备，具备系统级调试与验证能力。
加分项：
1. 熟悉Zynq SoC架构或ARM+FPGA协同设计方案，具备软硬件联合调试经验。
2. 拥有Python/TCL脚本编写经验，能实现测试流程自动化。
1. 负责高速数据采集系统的整体方案规划：评估FPGA结合高速ADC/DAC的系统架构，完成器件选型、信号链路预算分析及链路仿真工作。
2. 独立开展FPGA相关硬件开发：包括原理图设计、多层高速PCB布局布线（≥8层）、电源完整性与信号完整性（PI/SI）仿真及优化设计。
3. 承担ADC模拟前端电路的设计任务：涵盖驱动放大器、低噪声供电、时钟分配网络、抗混叠滤波器以及时序采样保持电路的设计与调试。
4. 主导硬件板级调试与系统联合调测：运用示波器、频谱仪等仪器进行性能测试、功能验证及问题定位。
5. 编写并持续更新全套技术文档：包括需求说明书、详细设计方案、测试报告、物料清单（BOM）以及生产工艺相关文件。
6. 协同嵌入式软件与FPGA开发人员，协同推进产品从研发原型到批量生产的全流程管理。
岗位要求：
1. 学历：电子工程、通信工程、自动化等相关专业本科及以上学历，硕士优先考虑。
2. 经验：具备扎实的硬件开发背景，其中至少3年专注于FPGA与高速ADC/DAC系统的设计，并有成功量产项目经验。
3. ADC/DAC：熟悉12-16位、采样率≥100MSPS的高速ADC/DAC芯片（如ADI/TI/Linear等品牌），掌握其模拟前端设计方法，精通SFDR、SNR、ENOB等核心参数的测试与优化手段。
4. 仪器与调试：熟练操作示波器、逻辑分析仪、频谱仪、网络分析仪等常用测试设备，具备系统级调试与验证能力。
加分项：
1. 熟悉Zynq SoC架构或ARM+FPGA协同设计方案，具备软硬件联合调试经验。
2. 拥有Python/TCL脚本编写经验，能实现测试流程自动化。
2026-10-28 13:50
IP属地：广东深圳
职位福利
本科5-10年设计
深圳市大族数控科技股份有限公司
已上市 · 1000-9999人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
