搜索
登录注册

职位详情

岗位职责:
负责FPGA逻辑架构设计,涵盖高速信号采集、前端处理(滤波、降速)及硬件加速模块(如卷积、矩阵计算)
实现与GPU/CPU之间的通信接口(包括PCIe、AXI、JESD204B)并管理数据缓存机制
完成时序闭合、资源利用率优化、实际板卡调试及配置固化工作
构建FPGA内部状态监控与容错恢复方案(如三重模冗余、位流重载)
配合GPU硬件团队协同分析和解决电源完整性、信号完整性相关问题

任职资格:
能力要求层级:高级工程师
经验年限:具备5年以上FPGA开发经历,其中至少1年从事航天或高可靠性系统逻辑设计工作经验
2026-09-22 15:54
IP属地:北京

职位福利

本科1-3年航天FPGA
企业发布信息图
广东星际荣耀智慧装备有限责任公司
不需要融资 · 20-99人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >
下载鱼泡直聘APP

附近适合您的职位

3-4.5万/月
FPGA开发5-10年硕士VHDLVivadoVerilogFPGA开发/验证经验算法设计经验驱动开发
北京 大兴区
2-3万/月
FPGA开发3-5年硕士微电子/电子工程相关专业FPGA开发/验证经验
北京 大兴区
3-4.5万/月
FPGA开发5-10年硕士VHDLVivadoVerilogFPGA开发/验证经验算法设计经验驱动开发
北京 大兴区
2.5-4.5万/月
FPGA开发5-10年本科VivadoVerilogFPGA开发/验证经验ModelSimSynplify
北京 大兴区
2.3-3万/月
FPGA开发3-5年本科
北京 大兴区
2.5-3.5万/月
FPGA开发3-5年硕士微电子/电子工程相关专业FPGA开发/验证经验
北京 大兴区
2-3.5万/月
FPGA开发5-10年硕士
北京 大兴区 亦庄
2-2.1万/月
FPGA开发5-10年本科信号干扰,雷达信号
北京 海淀区 西北旺
2.3-4.5万/月
FPGA开发3-5年硕士Verilog HDL
北京 海淀区