大兴区
职位详情
职责描述：
1、依据项目要求，开展功能需求拆解、实现方案分析及资源利用评估；
2、承担FPGA功能模块的顶层架构设计、编码实现、仿真验证、调试与测试，及时解决开发中的各类技术问题；
3、参与项目全生命周期开发，对所负责的FPGA模块进行功能、性能以及时序层面的优化，确保其满足产品的功能性、性能指标与稳定性要求；
4、编写FPGA模块的设计文档、测试报告等技术资料，保障开发与测试过程文档完整齐备；
5、根据项目实际需要，配合完成产品测试、系统对接、联合调试及售后技术支持等相关工作。
任职要求：
1、统招硕士及以上学历，通信、电子信息工程等相关专业背景；
2、熟练掌握ise、vivado、matlab、modelsim等开发工具；具备片上软核microblaze系统构建及外设驱动开发经验；
3、精通硬件描述语言及C语言编程；了解软件无线电相关理论与算法设计方法；
4、品行端正，具备良好的职业操守、责任心及信息保密意识。
1、依据项目要求，开展功能需求拆解、实现方案分析及资源利用评估；
2、承担FPGA功能模块的顶层架构设计、编码实现、仿真验证、调试与测试，及时解决开发中的各类技术问题；
3、参与项目全生命周期开发，对所负责的FPGA模块进行功能、性能以及时序层面的优化，确保其满足产品的功能性、性能指标与稳定性要求；
4、编写FPGA模块的设计文档、测试报告等技术资料，保障开发与测试过程文档完整齐备；
5、根据项目实际需要，配合完成产品测试、系统对接、联合调试及售后技术支持等相关工作。
任职要求：
1、统招硕士及以上学历，通信、电子信息工程等相关专业背景；
2、熟练掌握ise、vivado、matlab、modelsim等开发工具；具备片上软核microblaze系统构建及外设驱动开发经验；
3、精通硬件描述语言及C语言编程；了解软件无线电相关理论与算法设计方法；
4、品行端正，具备良好的职业操守、责任心及信息保密意识。
2026-06-04 12:08
IP属地：北京
职位福利
硕士5-10年VHDLVivadoVerilogFPGA开发/验证经验算法设计经验驱动开发
北京融为科技有限公司
B轮 · 100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
高级FPGA开发工程师
1.8-3万元/月
FPGA开发10年以上本科VHDLVerilog HDL电机控制光栅定位远程（以太网）固件升级1934总线模块
北京 昌平区
收藏职位
