成都·郫都区
职位详情
一、岗位职责1. 参与硬件产品需求调研及分析工作，撰写满足项目目标的FPGA相关需求文档；
2. 负责FPGA逻辑架构设计、模块分解、代码实现（Verilog/VHDL）以及注释规范的制定与执行；
3. 主导或协作完成FPGA功能验证、时序评估与优化任务，协同硬件团队开展调试与故障排查，保障产品运行稳定；
4. 编写开发过程中的技术文档，包括设计方案、测试报告等，完成版本管理与资料归档。
二、任职资格
1. 具备8年以上FPGA开发领域工作经验，掌握完整的开发流程（涵盖需求、设计、编码、验证与调试环节）；
2. 本科及以上学历，专业方向为计算机、电子信息工程、通信工程、微电子等相关领域；
3. 熟练使用Vivado、Quartus、ISE等至少一种主流FPGA开发工具，精通Verilog或VHDL语言，具备扎实的数字电路与时序逻辑设计能力；
4. 熟悉多种高速接口开发，具有AXI、PCIE、DDR、CXP、JESD204、以太网或GT高速收发器等接口的实际项目经验者优先考虑；
5. 拥有高速数字电路设计或算法加速（如图像处理、信号处理等）相关项目实践经历者更受青睐；
6. 具备良好的学习能力、团队合作精神、沟通协调能力及高度的责任意识，能够独立分析并解决技术问题。
2. 负责FPGA逻辑架构设计、模块分解、代码实现（Verilog/VHDL）以及注释规范的制定与执行；
3. 主导或协作完成FPGA功能验证、时序评估与优化任务，协同硬件团队开展调试与故障排查，保障产品运行稳定；
4. 编写开发过程中的技术文档，包括设计方案、测试报告等，完成版本管理与资料归档。
二、任职资格
1. 具备8年以上FPGA开发领域工作经验，掌握完整的开发流程（涵盖需求、设计、编码、验证与调试环节）；
2. 本科及以上学历，专业方向为计算机、电子信息工程、通信工程、微电子等相关领域；
3. 熟练使用Vivado、Quartus、ISE等至少一种主流FPGA开发工具，精通Verilog或VHDL语言，具备扎实的数字电路与时序逻辑设计能力；
4. 熟悉多种高速接口开发，具有AXI、PCIE、DDR、CXP、JESD204、以太网或GT高速收发器等接口的实际项目经验者优先考虑；
5. 拥有高速数字电路设计或算法加速（如图像处理、信号处理等）相关项目实践经历者更受青睐；
6. 具备良好的学习能力、团队合作精神、沟通协调能力及高度的责任意识，能够独立分析并解决技术问题。
2026-06-28 12:59
IP属地：四川成都
职位福利
本科10年以上Verilog HDL图像算法高速接口控制算法
洛基精微(成都)工业技术有限公司
未融资 · 20-99人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
