成都·郫都区
职位详情
岗位职责
1. 参与硬件产品需求的调研与分析，撰写满足项目目标的FPGA相关需求文档；
2. 负责FPGA逻辑架构设计、模块分解、代码开发（Verilog/VHDL）及注释规范的整理与执行；
3. 主导或协作完成FPGA功能验证、时序评估与优化工作，协同硬件团队进行调试与故障排查，保障产品稳定运行；
4. 编写FPGA开发各阶段的技术文档，包括设计说明、测试报告等，落实版本管理与资料归档。
任职资格
1. 具备3年以上FPGA开发实践经验，掌握完整的FPGA开发流程（涵盖需求、设计、编码、验证与调试）；
2. 本科及以上学历，专业方向为计算机、电子信息工程、通信工程、微电子等相关领域；
3. 熟练使用Vivado、Quartus、ISE中至少一种FPGA开发工具，精通Verilog或VHDL语言，具备扎实的数字电路与时序逻辑设计能力；
4. 熟悉两种及以上高速接口开发，有AXI、PCIE、DDR、CXP、JEDS204、以太网或GT高速收发器等实际开发与调测经验者优先考虑；
5. 拥有高速数字电路设计或算法加速（如图像处理、信号处理等）项目经历者更受青睐；
6. 具备良好的团队合作精神、高效的沟通技巧，以及较强的故障分析与独立解决能力。
1. 参与硬件产品需求的调研与分析，撰写满足项目目标的FPGA相关需求文档；
2. 负责FPGA逻辑架构设计、模块分解、代码开发（Verilog/VHDL）及注释规范的整理与执行；
3. 主导或协作完成FPGA功能验证、时序评估与优化工作，协同硬件团队进行调试与故障排查，保障产品稳定运行；
4. 编写FPGA开发各阶段的技术文档，包括设计说明、测试报告等，落实版本管理与资料归档。
任职资格
1. 具备3年以上FPGA开发实践经验，掌握完整的FPGA开发流程（涵盖需求、设计、编码、验证与调试）；
2. 本科及以上学历，专业方向为计算机、电子信息工程、通信工程、微电子等相关领域；
3. 熟练使用Vivado、Quartus、ISE中至少一种FPGA开发工具，精通Verilog或VHDL语言，具备扎实的数字电路与时序逻辑设计能力；
4. 熟悉两种及以上高速接口开发，有AXI、PCIE、DDR、CXP、JEDS204、以太网或GT高速收发器等实际开发与调测经验者优先考虑；
5. 拥有高速数字电路设计或算法加速（如图像处理、信号处理等）项目经历者更受青睐；
6. 具备良好的团队合作精神、高效的沟通技巧，以及较强的故障分析与独立解决能力。
2026-10-07 14:53
IP属地：四川成都
职位福利
本科3-5年Verilog HDL
洛基精微(成都)工业技术有限公司
未融资 · 20-99人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
6-8千/月
FPGA开发1-3年本科VerilogModelSimISEVivadoMATLAB计算机相关经验FPGA开发/验证经验PCIe开发经验算法设计经验英语读写能力良好
成都 郫都区
9千-1.4万/月
FPGA开发1-3年本科数据采集示婆器电子测量仪器usb高速电路VerilogVivado计算机相关经验自动化相关经验微电子/电子工程相关专业FPGA开发/验证经验
成都 郫都区
7千-1万/月
兼职FPGA开发经验不限本科VerilogVHDLModelSimISEVivado
成都 郫都区 红光
收藏职位
