深圳·宝安区
职位详情
【岗位职责】
1、承担FPGA的方案设计、开发与调试任务，涵盖RTL代码编写、功能仿真及实际硬件调试。
2、依据项目需求规划FPGA系统架构，并完成详细设计文档的编制。
3、撰写并优化HDL语言代码（如Verilog/VHDL），实现高性能的数字逻辑设计。
4、执行逻辑综合、时序约束分析和性能调优，确保设计符合时序规范与功耗指标。
5、协同硬件工程师开展FPGA板级测试与整体功能验证工作。
6、参与项目前期需求讨论和技术方案评审，提出可行性改进建议。
7、实现常用接口（如DDR、PCIe、Ethernet、I2C等）的FPGA开发，并完成系统级集成。
8、输出完整的技术资料（包括设计说明、调试记录、测试方案等），并提供必要的技术支持。
9、关注FPGA领域前沿技术动态，推动产品技术持续升级。
【任职要求】
1、全日制本科及以上学历，专业方向为电子信息工程、通信工程、计算机工程、自动化等相关领域。
2、精通Verilog/VHDL等硬件描述语言，具备扎实的数字电路理论基础。
3、熟练使用主流EDA工具（如Vivado、Quartus、ModelSim等），能独立完成FPGA全流程开发。
4、具有UART、SPI、I2C、PCIe、DDR、Ethernet等常见接口协议的设计与调试实践经验。
5、掌握时序分析方法，熟悉逻辑综合流程，了解功耗优化策略及硬件问题排查手段。
6、具备高速接口（如DDR或PCIe）开发经验或AI推理加速项目背景者优先考虑。
7、具备良好的沟通能力和团队合作意识，能够与软硬件团队紧密协作。
8、英语能力良好，可熟练阅读英文技术资料，具备与海外团队交流经验者优先。
1、承担FPGA的方案设计、开发与调试任务，涵盖RTL代码编写、功能仿真及实际硬件调试。
2、依据项目需求规划FPGA系统架构，并完成详细设计文档的编制。
3、撰写并优化HDL语言代码（如Verilog/VHDL），实现高性能的数字逻辑设计。
4、执行逻辑综合、时序约束分析和性能调优，确保设计符合时序规范与功耗指标。
5、协同硬件工程师开展FPGA板级测试与整体功能验证工作。
6、参与项目前期需求讨论和技术方案评审，提出可行性改进建议。
7、实现常用接口（如DDR、PCIe、Ethernet、I2C等）的FPGA开发，并完成系统级集成。
8、输出完整的技术资料（包括设计说明、调试记录、测试方案等），并提供必要的技术支持。
9、关注FPGA领域前沿技术动态，推动产品技术持续升级。
【任职要求】
1、全日制本科及以上学历，专业方向为电子信息工程、通信工程、计算机工程、自动化等相关领域。
2、精通Verilog/VHDL等硬件描述语言，具备扎实的数字电路理论基础。
3、熟练使用主流EDA工具（如Vivado、Quartus、ModelSim等），能独立完成FPGA全流程开发。
4、具有UART、SPI、I2C、PCIe、DDR、Ethernet等常见接口协议的设计与调试实践经验。
5、掌握时序分析方法，熟悉逻辑综合流程，了解功耗优化策略及硬件问题排查手段。
6、具备高速接口（如DDR或PCIe）开发经验或AI推理加速项目背景者优先考虑。
7、具备良好的沟通能力和团队合作意识，能够与软硬件团队紧密协作。
8、英语能力良好，可熟练阅读英文技术资料，具备与海外团队交流经验者优先。
2026-06-16 14:00
IP属地：广东深圳
职位福利
本科5-10年
广东星际荣耀智慧装备有限责任公司
不需要融资 · 20-99人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
FPGA设计工程师-板级通信与接口逻辑方案
1.1-1.8万元/月
FPGA开发3-5年本科RS-485CANVHDL微电子/电子工程相关专业Intel Quartus PrimeVivadoVerilogFPGA开发/验证经验LVDSSPI
深圳 宝安区
收藏职位
