昌平区
职位详情
工作职责
1. 主导FPGA方案的完整开发流程，包括模块设计、代码编写、仿真测试及后期系统维护。
2. 负责算法的移植与优化工作，通过资源与时序的合理调配提升整体系统性能。
3. 与嵌入式软件及硬件团队协作，开展板级调试和系统联合调试，解决跨模块技术难题。
4. 参与测试方案规划，配合完成系统功能验证与性能评估工作。
5. 编写标准化技术文档，积累并固化项目开发成果与实践经验。
任职要求
1. 具备2年以上FPGA开发经历，熟悉从需求分析到量产落地的全流程开发模式。
2. 熟练掌握Verilog语言，熟悉至少一种主流开发工具（如Vivado、Quartus），能够独立完成编码与调试任务。
3. 拥有高速接口（SRIO/PCIE/千兆网）或高速存储（DDR4/SATA）相关开发经验，具备ZYNQ平台或图像算法移植背景者优先考虑。
4. 具备DSP与ARM协同调试经验，可独立进行故障排查与问题处理。
5. 熟悉常用硬件调试设备（逻辑分析仪/示波器），具有扎实的硬件理论基础。
6. 具备良好的技术文档编写能力，富有团队合作意识与责任担当。
1. 主导FPGA方案的完整开发流程，包括模块设计、代码编写、仿真测试及后期系统维护。
2. 负责算法的移植与优化工作，通过资源与时序的合理调配提升整体系统性能。
3. 与嵌入式软件及硬件团队协作，开展板级调试和系统联合调试，解决跨模块技术难题。
4. 参与测试方案规划，配合完成系统功能验证与性能评估工作。
5. 编写标准化技术文档，积累并固化项目开发成果与实践经验。
任职要求
1. 具备2年以上FPGA开发经历，熟悉从需求分析到量产落地的全流程开发模式。
2. 熟练掌握Verilog语言，熟悉至少一种主流开发工具（如Vivado、Quartus），能够独立完成编码与调试任务。
3. 拥有高速接口（SRIO/PCIE/千兆网）或高速存储（DDR4/SATA）相关开发经验，具备ZYNQ平台或图像算法移植背景者优先考虑。
4. 具备DSP与ARM协同调试经验，可独立进行故障排查与问题处理。
5. 熟悉常用硬件调试设备（逻辑分析仪/示波器），具有扎实的硬件理论基础。
6. 具备良好的技术文档编写能力，富有团队合作意识与责任担当。
2026-07-11 14:27
IP属地：北京
职位福利
本科经验不限Verilog HDLFPGA全流程设计算法移植与优化跨模块技术问题解决
北京中创科仪科技有限公司
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
软件项目经理
1.8-2.5万元/月
项目经理/主管5-10年本科计算机相关专业管理相关专业软件研发经验中大型软件项目管理经验团队管理经验PMP信息系统项目管理师企业内部技术项目管理
北京 昌平区
收藏职位
