搜索
登录注册

职位详情

岗位职责
1、负责FPGA模块的设计、实现与测试;
2、负责工业以太网通信协议栈架构设计与开发;
3、负责与软硬件工程师协同调试;
4、负责编制FPGA设计各阶段文档。

岗位要求
1、熟悉VHDL或Verilog语言;
2、能独立完成FPGA编码、仿真;
3、对以太网通信有一定了解;
4、有良好的编程和文档习惯。
5.可接受应届生,信息安全或网络工程相关专业。

加分项
具有产品化项目经验者、芯片前后端或PCIE、serdes等高速接口开发经验者优先。
2026-06-22 14:11
IP属地:浙江

职位福利

硕士经验不限
企业发布信息图
浙江腾珑网安科技有限公司
天使轮 · 20-99人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >
下载鱼泡直聘APP

附近适合您的职位

FPGA工程师
1-3万元/月
FPGA开发1-3年硕士Verilog 高速接口
杭州 钱塘区
FPGA资深专家
6-9万元/月
FPGA开发5-10年本科Verilog
杭州 西湖区
FPGA开发工程师
1.4-1.7万元/月
FPGA开发3-5年本科Verilog HDL
杭州 滨江区
fpga开发工程师
2-3万元/月
FPGA开发1-3年硕士FPGA开发/验证经验
杭州 萧山区
FPGA开发工程师
7000-11000元/月
FPGA开发1-3年本科VHDLVerilogPCB设计电路设计示波器逻辑分析仪嵌入式技术嵌入式软件开发
杭州 余杭区
FPGA开发工程师
1.8-3.5万元/月
FPGA开发5-10年本科VHDLVivadoVerilogFPGA开发/验证经
杭州 滨江区
fpga开发工程师
1.5-3万元/月
FPGA开发1-3年本科
杭州 萧山区
FPGA开发工程师
1.8-3.5万元/月
FPGA开发5-10年本科VHDLVivadoVerilogFPGA开发/验证经
杭州
fpga技术专家
4-7万元/月
FPGA开发5-10年本科ASIC开发/验证经验VivadoVerilogPCIe开发经验有干劲 有想法FPGA开发/验证经验
杭州 西湖区