下载鱼泡直聘APP, 求职招聘快人一步!

搜索
登录注册

职位详情

岗位职责:
1.依据项目前期评估结果开展FPGA器件选型工作;
2. 按照功能模块需求完成方案设计、代码开发及系统调试;
3. 结合成本控制与性能目标实施设计方案的优化调整;
4. 参与整机硬件电路联调,负责问题排查与关键指标优化;
5. 负责产品相关技术文档的编制、整理及归档管理。

任职要求:
1. 本科及以上学历,具备5年以上相关领域工作经验;
2. 熟悉各类FPGA片上资源应用,能够实现资源与性能的高效优化;
3. 精通Xilinx平台开发环境及相关仿真调试工具;熟练掌握VerilogHDL语言,熟悉时序约束、时序分析与优化方法,了解FPGA整体开发流程及仿真技术,具备独立完成编码、仿真与调试的能力;
4. 具备DDR3/4、USB3.0、GIGE、PCIe等接口的FPGA开发经历者优先考虑;
5. 有SoC架构下FPGA/ASIC设计经验,熟悉AXI总线协议者优先录用。
2026-10-20 15:26
IP属地:浙江杭州

职位福利

本科5-10年Verilog HDLVHDL
企业发布信息图
杭州长川科技股份有限公司
已上市 · 1000-9999人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >
下载鱼泡直聘APP

附近适合您的职位

1.8-3.5万/月
FPGA开发5-10年本科VHDLVivadoVerilogFPGA开发/验证经
杭州 滨江区
1-1.5万/月
FPGA开发1-3年本科
杭州 滨江区
2-3.5万/月
FPGA开发3-5年本科仿真调试Verilog HDL
杭州 滨江区
1.4-1.7万/月
FPGA开发3-5年本科Verilog HDL
杭州 滨江区
2-4万/月
FPGA开发3-5年本科VerilogFPGA开发/验证经验
杭州 西湖区
1.2-2.4万/月
FPGA开发经验不限本科VerilogFPGA开发/验证经验
杭州 西湖区
4-7万/月
FPGA开发5-10年本科ASIC开发/验证经验VivadoVerilogPCIe开发经验有干劲 有想法FPGA开发/验证经验
杭州 西湖区
1.8-3.5万/月
FPGA开发5-10年本科VHDLVivadoVerilogFPGA开发/验证经
杭州
1.5-3万/月
FPGA开发1-3年本科
杭州 萧山区