西安·雁塔区
职位详情
岗位职责：
1. 负责通信芯片中基带处理单元的开发工作，包括4G/5G基带符号级与比特级处理模块的RTL编码、仿真及验证，保障模块功能实现与性能指标满足设计要求。
任职资格：
1. 本科及以上学历，电子信息工程、微电子、集成电路设计、通信工程等相关专业
2. 掌握数字电路设计基础，熟悉Verilog/VHDL硬件描述语言，具备独立完成模块设计的能力
3. 熟练运用EDA工具（如VCS、SPYGLASS、VERDI）开展逻辑设计与仿真验证
4. 熟悉芯片研发流程（从RTL设计至流片），具有通信类ASIC/FPGA开发经历或项目实践经验者优先
1. 负责通信芯片中基带处理单元的开发工作，包括4G/5G基带符号级与比特级处理模块的RTL编码、仿真及验证，保障模块功能实现与性能指标满足设计要求。
任职资格：
1. 本科及以上学历，电子信息工程、微电子、集成电路设计、通信工程等相关专业
2. 掌握数字电路设计基础，熟悉Verilog/VHDL硬件描述语言，具备独立完成模块设计的能力
3. 熟练运用EDA工具（如VCS、SPYGLASS、VERDI）开展逻辑设计与仿真验证
4. 熟悉芯片研发流程（从RTL设计至流片），具有通信类ASIC/FPGA开发经历或项目实践经验者优先
2026-07-06 12:16
IP属地：陕西西安
职位福利
硕士3-5年SoCRISC-V高速接口量产经验英文读写能力Verilog/System VerilogPerl有数字前端设计师经验数模混合芯片ASIC高速总线协议VHDL5年以上数字前端设
白盒子（上海）微电子科技有限公司
未融资 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
ic设计工程师（基带）
1.8-2.5万元/月
数字前端设计师3-5年硕士基站基带芯片有数字前端设计师经验ASICSoCCPUGPUDSP成功流片经验量产经验英文读写能力ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogPerl
西安 雁塔区
芯片设计工程师（低功耗设计）
2.5-4.5万元/月
数字前端设计师5-10年本科5年以上数字前端设计经验SoC3-5年数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARM
西安 雁塔区
咸阳杨陵区招卫生间贴砖大概50平方，还有点翘起来砖要修补
300-400元/天
贴砖1-2人
咸阳 杨陵区2026年07月11日 18:26
巩先生
刚刚活跃
西安鄠邑区招内墙腻子施工师傅1名，40岁以下，320九小时管住，二把刀，混日子，干活不利索者勿扰！电话请看
腻子工1-2人日结
西安 鄠邑区2026年07月11日 18:26
先生
刚刚活跃啤酒厂小时工320/天+奖金3K+包吃住
9000-10000元/月
长白班操作工用品厂啤酒厂普工贴标签包吃夜班补贴社保加班补贴五险一金包住20人以上月结
咸阳 秦都区 秦都区中心城区2026年07月11日 18:25
刘先生 · 恒智荟昨日活跃
收藏职位
