西安·雁塔区
职位详情
工作地点：成都、杭州、上海、西安任选
岗位职责
1. 负责子系统或子模块的功能规格及微架构方案制定
2. 完成从微架构设计到RTL代码实现的全流程开发
3. 协同验证团队推进功能验证，确保功能与性能指标达成
4. 参与所负责模块的可测性设计及量产测试策略制定
5. 与后端团队协作，完成模块级时序与功耗的Signoff工作
任职要求
1. 具备3年以上IC/Soc设计相关工作经验
2. 掌握PCIe、CXL、UCIe等高速接口协议及其实际应用场景
3. 熟悉AMBA等主流总线协议，具备芯片内部总线互联设计经验
4. 具有片上总线性能与延迟优化的分析与实践经历
5. 具备基于实际布局规划进行不同拓扑结构下PPA评估的能力
6. 熟悉静态时序分析（STA）及低功耗设计方法学
岗位职责
1. 负责子系统或子模块的功能规格及微架构方案制定
2. 完成从微架构设计到RTL代码实现的全流程开发
3. 协同验证团队推进功能验证，确保功能与性能指标达成
4. 参与所负责模块的可测性设计及量产测试策略制定
5. 与后端团队协作，完成模块级时序与功耗的Signoff工作
任职要求
1. 具备3年以上IC/Soc设计相关工作经验
2. 掌握PCIe、CXL、UCIe等高速接口协议及其实际应用场景
3. 熟悉AMBA等主流总线协议，具备芯片内部总线互联设计经验
4. 具有片上总线性能与延迟优化的分析与实践经历
5. 具备基于实际布局规划进行不同拓扑结构下PPA评估的能力
6. 熟悉静态时序分析（STA）及低功耗设计方法学
2026-10-02 13:54
IP属地：陕西西安
职位福利
本科3-5年5年以上数字前端设计经验SoC有数字前端设计师经验ARM
深圳佰维存储科技股份有限公司
已上市 · 1000-9999人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
2-2.5万/月
数字前端设计师3-5年硕士SoCRISC-V高速接口量产经验英文读写能力Verilog/System VerilogPerl有数字前端设计师经验数模混合芯片ASIC高速总线协议VHDL5年以上数字前端设
西安 雁塔区
2.5-4.5万/月
数字前端设计师5-10年本科5年以上数字前端设计经验SoC3-5年数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARM
西安 雁塔区
1.8-2.5万/月
数字前端设计师3-5年硕士基站基带芯片有数字前端设计师经验ASICSoCCPUGPUDSP成功流片经验量产经验英文读写能力ARMRISC-V3-5年数字前端设计经验5年以上数字前端设计经验Verilog/System VerilogPerl
西安 雁塔区
1.5-3万/月
数字前端设计师1-3年硕士ASIC1-3年数字前端设计经验FPGASoCVerilog/System Verilog成功流片经验有数字前端设计师经验GPUMCU
西安
1.5-3万/月
数字前端设计师3-5年本科VHDLSoC前端EDA工具3-5年数字前端设计经验Verilog/System Verilog有数字前端设计师经验
西安
收藏职位
