成都·武侯区
职位详情
职责描述：
负责5G RRU FPGA的系统方案和架构设计，负责关键FPGA模块的设计及实现，完成5G RRU物理层、中频、高速接口在FPGA上的实现，负责5G RRU物理层、中射频、高速接口的问题的攻关和解决，负责5G RRU物理层、中射频、高速接口的关键指标的优化。
任职要求：
1． 电子通信类研究生及以上全日制学历；
2． 6年以上RRU FPGA开发或架构相关经验；
3． 熟悉RRU FPGA系统架构，能独立完成系统框架设计及关键模块实现；
4． 熟练掌握Verilog或者System Verilog，能够熟练使用modelsim、simulink等仿真工具并编写激励文件；
5． 精通Intel/Xilinx公司的FPGA以及开发环境，精通硬件时序仿真及分析；
6． 熟悉数字中频相关子模块设计及测试，如CCF, DDC, DUC, Mixer, DPD, CFR, AGC等；
7． 熟悉数字前传相关子模块及高速接口的设计及测试，如 10G/25G eCPRI/CPRI, ORAN, PTP/1588, JESD，10G Ethernet等。
8． 具有LTE、5G物理层FPGA开发经验者优先， 如LOW-PHY, PRACH等。
9. 责任心强，自学能力强，有团队合作精神；
10. 熟练的英语口语能力及读写能力；
负责5G RRU FPGA的系统方案和架构设计，负责关键FPGA模块的设计及实现，完成5G RRU物理层、中频、高速接口在FPGA上的实现，负责5G RRU物理层、中射频、高速接口的问题的攻关和解决，负责5G RRU物理层、中射频、高速接口的关键指标的优化。
任职要求：
1． 电子通信类研究生及以上全日制学历；
2． 6年以上RRU FPGA开发或架构相关经验；
3． 熟悉RRU FPGA系统架构，能独立完成系统框架设计及关键模块实现；
4． 熟练掌握Verilog或者System Verilog，能够熟练使用modelsim、simulink等仿真工具并编写激励文件；
5． 精通Intel/Xilinx公司的FPGA以及开发环境，精通硬件时序仿真及分析；
6． 熟悉数字中频相关子模块设计及测试，如CCF, DDC, DUC, Mixer, DPD, CFR, AGC等；
7． 熟悉数字前传相关子模块及高速接口的设计及测试，如 10G/25G eCPRI/CPRI, ORAN, PTP/1588, JESD，10G Ethernet等。
8． 具有LTE、5G物理层FPGA开发经验者优先， 如LOW-PHY, PRACH等。
9. 责任心强，自学能力强，有团队合作精神；
10. 熟练的英语口语能力及读写能力；
2026-05-26 12:19
IP属地：四川
职位福利
硕士经验不限
四川澜星微科技有限公司
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
FPGA逻辑开发工程师（接受应届生）
8000-13000元/月
FPGA开发经验不限本科VHDLVerilog计算机相关经验FPGA开发/验证经验自动化相关经验英语读写能力良好
成都 武侯区
马女士 · 恩帝奕5日内活跃
收藏职位
