成都·武侯区
职位详情
职责描述：
负责5G RRU FPGA内部各模块的方案设计及工程实现，完成各模块功能开发，用例开发，模块仿真，系统集成，性能验证，编写测试文档。
任职要求：
1. 电子通信类本科及以上全日制学历；
2. 3年以上RRU FPGA开发经验；
3. 熟练掌握Verilog或者System Verilog，能够熟练使用modelsim、simulink等仿真工具并编写激励文件；
5． 熟悉Intel/Xilinx公司的FPGA以及开发环境，精通硬件时序仿真及分析；
6． 熟悉数字中频相关子模块设计及测试，如CCF, DDC, DUC, Mixer, DPD, CFR, AGC等；
7． 具有数字前传相关子模块及高速接口开发经验者优先，如 10G/25G eCPRI/CPRI, ORAN, PTP/1588, JESD，10G Ethernet等。
8． 具有LTE、5G物理层FPGA开发经验者优先， 如LOW-PHY, PRACH等。
9. 责任心强，有较强的自学能力和团队合作精神
10. 熟练的英语口语能力及读写能力；
负责5G RRU FPGA内部各模块的方案设计及工程实现，完成各模块功能开发，用例开发，模块仿真，系统集成，性能验证，编写测试文档。
任职要求：
1. 电子通信类本科及以上全日制学历；
2. 3年以上RRU FPGA开发经验；
3. 熟练掌握Verilog或者System Verilog，能够熟练使用modelsim、simulink等仿真工具并编写激励文件；
5． 熟悉Intel/Xilinx公司的FPGA以及开发环境，精通硬件时序仿真及分析；
6． 熟悉数字中频相关子模块设计及测试，如CCF, DDC, DUC, Mixer, DPD, CFR, AGC等；
7． 具有数字前传相关子模块及高速接口开发经验者优先，如 10G/25G eCPRI/CPRI, ORAN, PTP/1588, JESD，10G Ethernet等。
8． 具有LTE、5G物理层FPGA开发经验者优先， 如LOW-PHY, PRACH等。
9. 责任心强，有较强的自学能力和团队合作精神
10. 熟练的英语口语能力及读写能力；
2026-06-15 14:36
IP属地：四川
职位福利
本科经验不限
四川澜星微科技有限公司
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
FPGA逻辑开发工程师（接受应届生）
8000-13000元/月
FPGA开发经验不限本科VHDLVerilog计算机相关经验FPGA开发/验证经验自动化相关经验英语读写能力良好
成都 武侯区
收藏职位
